QL12X16B
pASIC
1家庭
非常高速的CMOS FPGA
REV C
pASIC
亮点
非常高速
- ViaLink
金属对金属可编程经由
反熔丝技术，允许在150 MHz和逻辑计数器速度
在2纳秒的细胞延迟。
高密度可用
- 一个12× 16阵列的192个逻辑单元
提供2000可用ASIC逻辑门（ 4000 PLD门）的68引脚和
84引脚PLCC封装， 84引脚CPGA和100引脚TQFP封装。
低功耗，高输出驱动
- 待机电流典型值为2
毫安。一个16位计数器，在100 MHz工作功耗小于50
毫安。 12毫安最小IOL和IOH 8毫安
低成本，易于使用的设计工具
- 设计输入，
采用QuickLogic的新QuickWorks模拟
发展
环境，或与第三方CAE工具，包括Viewlogic系，
Synopsys公司， Mentor公司Cadence和Veribest 。快速，全自动的地方
而在PC和工作站平台的路线使用QuickLogic公司
软件。
…2,000
可用ASIC逻辑门，
88 I / O引脚
4
pASIC 1
QL12x16B
框图
192逻辑单元
=最多80 PROG。 I / O单元，6个输入高驱动单元， 2输入/了CLK（高驱动器）细胞
4-13
QL12x16B
产品
摘要
该QL12x16B非常高速的pASIC 1家族的一员
的CMOS用户可编程ASIC器件。 192个逻辑单元现场
可编程门阵列（ FPGA ）提供2000可用ASIC逻辑门（ 4000
高性能的通用逻辑的在宽的可用的PLD门）
多种封装配置。
低阻抗，金属 - 金属， ViaLink互连技术
提供了一种能够工作在高于150兆赫的非易失定制逻辑。
在2纳秒的逻辑单元的延迟，再加上在1.5纳秒的输入延迟
并在3 ns输出延迟，使高密度可编程器件
可使用目前最快的微处理器和DSP 。
设计可以使用QuickLogic的QuickWorks工具包或进入最
populart第三方CAE工具。 QuickWorks结合的Verilog / VHDL
设计输入和仿真工具与设备特定的地方&路线和
编程软件。充足的片上布线通道进行快速，全面
自动地点和使用最多的逻辑100％的设计途径，并
I / O单元，同时保持固定的引出脚。
特点
共有88 I / O引脚
- 80双向输入/输出引脚
- 6专用输入/高驱动引脚
- 2时钟/专用输入引脚扇出无关的，低偏移
时钟网络
在6 ns输入+逻辑单元+输出延迟
芯片到芯片的工作频率高达110兆赫
内部状态机的频率高达150 MHz
时钟歪斜< 0.5纳秒
输入迟滞提供高噪声抗扰度
内置的扫描路径允许逻辑I / O单元出厂前100％测试和
测试和功能测试与自动测试向量生成
编程后（ ATVG ）软件
可提供68引脚和84引脚PLCC ， 84引脚CPGA和100引脚
TQFP封装
68引脚PLCC与QL8x12B兼容
84引脚PLCC与QL16x24B兼容
100引脚TQFP与QL8x12B和QL16x24B兼容
0.65μ CMOS工艺ViaLink编程技术
4-14
QL12x16B
引脚
图
68引脚PLCC
4
pASIC 1
引脚
图
84引脚PLCC
确定引脚I / SCLK ， SM ， SO和SI的扫描路径测试运行期间使用。
4-15
