飞思卡尔半导体公司
技术参数
文档编号： MPC7448ECS02AD
第2版， 04/2007
MPC7448硬件规格
增编的
MC7448Txxnnnnmx系列
这个文件描述了部分号码特定变化
推荐的工作条件和修订电气
规格，如适用，从那些在所描述的
一般
MPC7448 RISC微处理器硬件
特定连接的阳离子。
该MPC7448是PowerPC的
微处理器基于Power Architecture 技术。
本文档中提供的规范取代那些
该
MPC7448 RISC微处理器硬件
特定网络阳离子，
第3版或更高版本，在列出的部件号
表A
只。这里不涉及规范
不变。因为这个文件被频繁更新，
请参阅本网站上的文件或封底上
您的飞思卡尔销售办事处最新的版本。
请注意，标题和表格中的数字本文档中的
未连续编号。它们的目的是
对应的标题或表的影响，在普通
硬件规格。
本文档中涉及的部分号码都列在
表A.
飞思卡尔零件编号影响：
MC7448THX1000Nx
MC7448THX1267Nx
MC7448THX1400Nx
MC7448THX1700LD
PPC7448THX1000Nx
PPC7448THX1267Nx
PPC7448THX1400Nx
飞思卡尔半导体公司2007年版权所有。
常规参数
该数据表寻址表A.零件编号
工作条件
飞思卡尔
产品型号
中央处理器
频率
（兆赫）
1000
1267
1267
1400
1700
1000
1267
1267
1400
T
j
(C)
C)
-40至105
从显著差异
硬件规格
V
DD
1.0 V± 50 mV的
1.1 V± 50 mV的
1.05 V± 50 mV的
1.15 V± 50 mV的
2
1.3 V + 20 / -50毫伏
1.0 V± 50 mV的
1.1 V± 50 mV的
1.05 V± 50 mV的
1.15 V± 50 mV的
2
MC7448THX1000Nx
MC7448THX1267NC
MC7448THX1267ND
MC7448THX1400Nx
MC7448THX1700LD
PPC7448THX1000Nx
1
PPC7448THX1267NC
1
PPC7448THX1267ND
1
PPC7448THX1400Nx
1
莫迪网络版的核心频率及电压，以减少
功耗，延长工作
温度。
注意：
1.在飞思卡尔产品编号为P前缀指定一个“试生产原型”飞思卡尔3-13 SOP的定义。这些
部分只有初步的可靠性和特性数据。在试生产原型可以发货，写
从客户的授权必须在文件中的适用售楼处承认的资格地位和
其实该产品的变化仍然可能会出现的中试生产原型发货。
2见
第5.1节“ DC电气特性”
了解有关信息V
DD
规格为1400 MHz器件。
4
常规参数
1.3 V
（ 1700L MHz的版本级别D器件）
1.15 V
（ 1400N MHz的设备）
1.1 V
（ 1267N MHz的版本C级器件）
1.05 V
（ 1267N MHz的版本级别D器件）
1.0 V
（ 1000N MHz的设备）
注意：
SEE
第5.1节“ DC电气特性”
了解有关信息V
DD
规格为1400 MHz器件。
核心供电
5.1
DC电气特性
记
表4
描述了该装置的额定工作条件。为
在支持降级核心电压的装置的操作信息
条件见
第5.3节， “电压和频率降额。 ”
表4
提供推荐工作条件，这里所描述的MPC7448零件号。
MPC7448硬件规格附录的MC7448Txxnnnnmx系列，第2版
2
飞思卡尔半导体公司
常规参数
表4.推荐工作条件
1
推荐值
特征
符号
1000N兆赫
1267N兆赫
3
调整
C级
1.1 V
= 50毫伏
1.1 V
= 50毫伏
-40至105
1267N兆赫
3
调整
D级
1.05 V
= 50毫伏
1.05 V
= 50毫伏
-40至105
单位
1400N
兆赫
3
1700L兆赫
笔记
核心供电电压
PLL供电电压
压铸结温
V
DD
AV
DD
T
j
1.0 V
= 50毫伏
1.0 V
= 50毫伏
-40至105
1.15 V
= 50毫伏
1.15 V
= 50毫伏
-40至105
1.3 V
+ 20 / -50毫伏
1.3 V
+ 20 / -50毫伏
-40至105
V
V
C
C
2
注意事项：
1.这是推荐的和测试的操作条件。有些速度等级，除了支持电压降额;看
第5.3节， “电压和频率降额。 ”
这些条件外器件正常工作和在指定的那些
第5.3节， “电压和频率降额”
不能保证。
2.该电压是输入到所讨论的过滤器
第9.2.2节“ PLL电源滤波， ”
在硬件规格
并且不一定在该AV的电压
DD
销，其可从V减小
DD
通过该过滤器。
3. V
DD
和AV
DD
可以减小，以降低功率消耗，如果进一步最大核心频率约束
观察到。看
第5.3节， “电压和频率降额”
对于特定网络信息。
表7
提供的功率消耗由该文献中描述的MPC7448零件号码;看
第11.1节， “零件编号处理了这个规范， ”
了解更多信息。该
MPC7448
RISC微处理器硬件规格
提出了关于如何使用这些参数的指引
系统设计。有关何时动态频率切换，使电源消耗的信息，请参阅
第9.8.5 ， “动态频率切换（ DFS ） ， ”
在硬件规格。
在所提供的功率消耗
表7
代表各速度等级时的功耗
在最大额定核心频率运行（见
表8）。
飞思卡尔排序按电源设备以及
通过核心频率和功率的限制为每个速度等级是相互独立的。每个器件
只有它的最大核心频率进行测试。 （需要注意的是深度睡眠模式下的功耗为
独立的时钟频率。 ）操作的装置，在频率低于其额定最大完全
支持所提供的时钟频率中的规格内
表8
和装置
低于其额定最大操作将具有较低的功耗。但是，推论不应该
根据其他（低）速电源的规格进行有关设备的功耗
档次。例如，在1267兆赫操作的1400 MHz的设备将不会表现出相同的功率
消费在1267兆赫运营的1267 MHz器件。
记
此表中的功率消耗的信息适用的设备时
工作在中所示的标称核心电压
表4 。
对于电源
在核心的降额电压条件下的消费，看
第5.3节， “电压
和频率降额。 “
MPC7448硬件规格附录的MC7448Txxnnnnmx系列，第2版
飞思卡尔半导体公司
3
常规参数
表7.功耗为MPC7448在最大额定频率
DIE
连接点
(T
j
) (C)
C)
最大处理器，核心频率
（速度等级，兆赫）
1000N
1267N
7
1400N
1700L
单位
笔记
全功率模式
典型
热
最大
65
105
105
9.5
12.0
13.9
打盹模式
典型
105
6.5
睡眠模式
典型
105
6.3
6.3
8.0
12.5
W
1, 6
6.5
8.3
13.0
W
1, 6
8.4
10.3
12.0
11.0
13.7
15.9
21.0
25.6
29.8
W
W
W
1, 2
1, 5
1, 3
深度睡眠模式（ PLL禁用）
典型
105
6.0
6.0
7.7
12.0
W
1, 6
注意事项：
1.这些值指定的功耗为核心供电（V
DD
）在额定电压，适用于所有有效
处理器总线频率和配置。该值不包括I / O供电（ OV
DD
）或PLL供电
（ AV
DD
） 。 OV
DD
动力系统相关，但通常的V < 5 ％
DD
力。最坏的情况下功耗
AV
DD
< 13毫瓦。
2.典型的标称功率消耗是在标称推荐V开始测量的平均值
DD
（见
表4）
和
65 ° C，而在运行的Dhrystone 2.1基准，实现2.3的Dhrystone MIPS / MHz的。这个参数是不是100 ％
测试，但周期性采样。
3，最大功耗为标称V测得的平均
DD
和最高工作结温（见
表4）
当运行一个完全缓存驻留，指令序列做作让所有执行单元
最大限度地忙碌着。
4.打盹模式是不是一个用户自定义的状态;它是全功率，要么打盹模式或睡眠模式之间的中间状态。作为
因此，电力消耗此模式下，未经测试。
5.典型的热功率消耗是在标称推荐V开始测量的平均值
DD
（见
表4）
和
105 ° C，而在运行的Dhrystone 2.1基准，实现2.3的Dhrystone MIPS / MHz的。这个参数是不是100 ％
测试，但周期性采样。
6.典型功耗为这些模式中的测量是在标称推荐V
DD
（见
表4）
和105 ℃下在
模式描述。这个参数是不是100％的测试，但周期性采样。
7，消耗功率为1267 MHz器件通过检测有意约束和排序，以保证低功耗
食用此设备。
5.2.1时钟交流规范
表8
提供时钟AC时序规格为这里讨论的MPC7448零件号。
记
此表中的核心频率信息适用的设备时
工作在中所示的标称核心电压
表4 。
对于核心
频率规格为核心的降额电压条件下，看
第5.3节，
“电压和频率降额。 ”
MPC7448硬件规格附录的MC7448Txxnnnnmx系列，第2版
4
飞思卡尔半导体公司
常规参数
表8.时钟AC时序规范
在推荐的工作条件。看
表4 。
最大的处理器核心频率（MHz ）
特征
符号
1000N
民
处理器频率
DFS模式下被禁用
处理器频率
DFS模式下启用
VCO频率
f
CORE
f
CORE
_
DFS
f
VCO
500
最大
1000
1267N
民
500
最大
1267
1400N
民
500
最大
1400
1700L
民
600
最大
1700
兆赫
1, 8, 9
单位
笔记
250
500
250
633
250
700
300
850
兆赫
10
500
1000
500
1267
500
1400
600
1700
兆赫
1, 9
注意事项：
1.
注意事项：
SYSCLK的频率和PLL_CFG [0： 4]的设置必须被选择，使得所得到的系统时钟（总线）
频率，处理器核心频率和锁相环（VCO）的频率不超过各自的最大或最小值
工作频率。参考PLL_CFG [0： 4]中描述的信号
第9.1.1节“ PLL配置”
在硬件
规范有效的PLL_CFG [ 0 ： 5 ]设置。
8.这反映了在最大和最小磁心频率时的动态频率切换功能（DFS）被禁用。
f
core_DFS
提供了在一个DFS模式的最大值和最小值核心频率。
9.
注意事项：
这些值指定最大处理器核心和VCO的频率时，该装置在操作
额定的核心电压。如果在降级核心电压下工作的设备，所述处理器核心和VCO频率必须
减少。看
第5.3节， “电压和频率降额”
了解更多信息。
10.This规范支持动态频率切换（ DFS）的特征，并且只适用时在DFS中的一个
模式（除以2或除以-4）被使能。当DFS被禁用，核心频率必须符合最大和
最低频率表示对于f
CORE
.
5.3
电压和频率降额
以降低功耗，这些设备支持的电压和频率的降额，其中，芯
电压（V
DD
）可以减小，如果减小最大处理器核心频率的要求是
观察到。支持降级的核心电压，从而最大限度的处理器核心频率（f
CORE
） ，以及
功率消耗是在提供
表11 。
只有在这些参数
表11
都受到影响;所有其他
参数规格不受影响。
表11.支持的电压，核心频率和功耗降额
最大额定
核心频率
（设备标识）
1000N
1267N
1400N
1700L
1.0 V± 50 mV的
1.0 V± 50 mV的
1000兆赫
1000兆赫
不适用
支持
降低的核心
电压（V
DD
)
最大降额
核心频率
(f
CORE
)
全功耗模式下的功耗
典型
不适用
6.0 W
8.0 W
7.3 W
9.9 W
8.5 W
11.5 W
热
最大
MPC7448硬件规格附录的MC7448Txxnnnnmx系列，第2版
飞思卡尔半导体公司
5
QQ：2881677436 复制
