PowerPC的403GC
32位RISC
嵌入式控制器
特点
PowerPC的
RISC CPU和指令集
架构
无缝接口， DRAM，SRAM，
ROM和外围设备，包括字节
半字设备
独立的指令高速缓存和写回
数据高速缓存，无论是两路组相联
内存管理单元
-64录入，全相联TLB阵列
- 可变页面大小（ 1KB - 16MB ）
- 灵活的TLB管理
独立可编程片上
控制器：
- 四个DMA通道
-DRAM ，SRAM和ROM银行
- 外部中断
灵活的接口，外部总线的主人
数据
片
概观
PowerPC的403GC的32位RISC嵌入式
控制器提供高性能和功能
具有低功耗的集成。该
403GC RISC CPU的速度持续执行
接近每个指令一个周期。片上
高速缓存和集成的DRAM和SRAM控制
功能减少了芯片数量和设计
在系统的复杂性，同时提高了系统的
吞吐量。
外部I / O设备或SRAM / DRAM内存
银行可以直接附着到403GC总线
接口单元（ BIU） 。接口多达八个
存储器组和I / O设备，包括一
最多四个DRAM库的，可以是
单独配置，使BIU到
与不同的管理设备或存储银行
控制，定时，或总线宽度的要求。
硬件乘法器和除法
第三个32位通用寄存器
应用
机顶盒
消费类电子产品和视频游戏
电信和网络
办公自动化（打印机，复印机，传真机）
个人数字助理（PDA）的
特定网络阳离子
为25MHz ， 33MHz的，和40MHz的版本
接口3V和5V技术
内置低功耗3.3V工作电压
电源管理和待机模式
低成本的160引脚PQFP封装
0.5
米三电平金属CMOS
打断
调节器
JTAG
PORT
串行
PORT
4-Channel
DMA
调节器
（地址
和
CONTROL ）
计时器
RISC执行单元
内存管理单元
指令
缓存单元
数据
缓存单元
片上
外设
公共汽车
总线接口单元
DRAM控制器
I / O控制器
数据地址
巴士巴士
DRAM
控制
SRAM ， ROM ， I / O
控制
IBM的PowerPC 403GC
该403GC RISC控制器由一个
流水线RISC处理器核心和几
外围接口单元： BIU ，DMA控制器，
异步中断控制器，串行端口，并
JTAG调试端口。
RISC处理器内核包括内部
2KB指令缓存和1KB的数据缓存，
减少开销的数据传输到或从
外部存储器。指令队列的逻辑
管理分支预测，折叠分公司
和状态寄存器的逻辑指令，
指令预取，以减少管道
stalls.The集成的内存管理单元
提供了强大的内存管理和
保护功能，为嵌入式优化
环境。
当非高速缓存操作数是
传输，数据可以直接传递之间的
EXU和BIU ，其接口到外部
被访问的内存。
特殊功能寄存器
专用寄存器被用来控制
调试设备，定时器，中断，保护
机构，存储器高速缓存能力，以及其他
架构的处理器资源。标准项目有
使用移动到/从特殊目的访问
注册（的mtspr / mfspr ）指令，这招
GPRS和标准项目的操作数。
监控程序可以编写相应的
的SPR配置操作和接口
执行单元的模式。条件
寄存器（ CR）和机器状态寄存器（ MSR ）
是写的程序与内部控制逻辑
执行状态和机器状态，分别为。
外部中断的状态被保持在
外部中断状态寄存器（ EXISR ） 。固定
浮点运算异常状况可从
异常寄存器（ XER ） 。
RISC CPU
RISC内核包括四个紧密结合
功能单元：执行单元（ EXU ）时，
存储器管理单元（MMU ），数据
高速缓存单元（DCU ），将指令高速缓冲存储器单元
（ICU） 。每个高速缓存单元由一个数据阵列，
标签阵列，以及控制逻辑，用于缓存
管理和处理。执行单元
包括通用寄存器（ GPR） ，
专用寄存器（ SPR ） ， ALU ，乘法器，
除法器，桶式移位器，并且所述控制逻辑
来管理数据流和指令所需要
在EXU内执行。
该EXU处理指令解码和
执行时，队列管理，分支机构
预测和分支折叠。该指令
高速缓存部件通过指令在队列
EXU ，或者在高速缓存未命中的情况下，请求
通过总线从外部存储器读取
接口单元。该MMU提供翻译和
指令和数据存储保护
访问，使用统一的64项，完全
联TLB阵列。
设备控制寄存器
设备控制寄存器（DCR ）被用于
管理I / O接口， DMA通道， SRAM
和DRAM内存配置和时机，
而对于总线状态/地址信息
错误。 DCRS使用移动到访问/从
设备控制寄存器（ mtdcr / mfdcr ）的指令，
其中移动GPRS和DCRS之间的操作数。
指令集
表1总结了403GC指令通过设定
业务类别。大多数指令
在单个周期内执行，用的例外
加载/存储多个，加载/存储串，乘，和
除法指令。
总线接口单元
总线接口单元集成的功能性
用于数据传输和地址控制
操作以外的那些在DMA
控制器处理。 DMA传输使用
在BIU地址逻辑输出存储器
地址被访问。
通用寄存器
数据传输和从EXU被处理
通过对32个GPR的银行，每32位宽。
加载和存储指令移动数据操作数
所述的GPR和数据高速缓冲存储器单元之间，
除了在非高速缓存数据或的情况下
高速缓存未命中。在这种情况下，通过DCU
的地址中的数据读出或写入到BIU 。
2
IBM的PowerPC 403GC
用于控制功能直接连接I / O设备
和DRAM ， SRAM ， ROM或银行
由BIU提供。对于SRAM突发访问，
ROM和页面模式DRAM器件是
支持高速缓存填充和刷新操作。
在BIU控制之间的数据的传送
外部总线和指令高速缓冲存储器，数据
高速缓冲存储器，或寄存器内的处理器核心。
该BIU也进行仲裁之间的外部总线
主机和DMA传输，内部总线来
高速缓存单元与寄存器组，和
片上外设总线（ OPB ）的串行端口。
银行规模，银行的位置，等待状态的数量，
和芯片选择的时机，字节使能，并
输出使都是用户可编程的。
内存管理单元
存储器管理单元（ MMU）的支持
地址转换和保护功能
嵌入式应用。当与使用
适当的系统级软件，在MMU
提供了以下功能：翻译
4GB逻辑地址空间划分成物理
地址，独立的使能指令
数据转换/保护，页面级
通过可缓存和访问控制
平移机构，页面的软件控制
替换策略，以及额外的控制
通过区域保护。
在完全关联的64项TLB阵列手柄
指令和数据的访问。该
翻译为任何虚拟地址可以被放置
中的64个条目中的任何一个，从而允许最大
灵活性TLB管理软件。每
TLB项中包含一个翻译的页面
可以是8大小从1KB到16MB任一项
按递增的4大国。
该TLB可以同时包含的任意组合
页面大小。此功能允许使用小
当最大粒度要求的网页，
减少浪费的内存时的量
相比，更常见的网络连接固定的4KB页
尺寸。
内存寻址区
该403GC可以解决的有效范围
4千兆字节，映射到3.5GB （ 256MB的
SRAM / ROM或其它I / O ，256MB DRAM和
3GB OPB /保留）的物理地址空间
含28 128MB地区。
缓存能力相对于该指令或
数据高速缓冲存储器是通过指令编程和
数据高速缓冲存储器的控制寄存器，分别为。
内的DRAM和SRAM / ROM区，一
总计8银行器件的支持。
每家银行可以CON组fi gured为8位，16位或32位
设备。
对于个别银行的DRAM ，等待数
美国，银行规模，
RAS
- 到 -
CAS
定时，利用一个
外部地址多路转换器（外部总线
大师） ，刷新率为用户自
可编程的。对于每一个SRAM / ROM银行，
按类别表1. 403GC说明
类别
数据移动
算术/逻辑
对照
支
条件
循环/移位
高速缓存控制
中断控制
处理器管理
负载，存储
加，减，否定，乘，除， AND，OR ， XOR， NAND，NOR ， XNOR ，标志
扩展，算上前导零
比较，比较的逻辑，比较直接
分支，分支条件
状态寄存器的逻辑
旋转，旋转和口罩，左移，右移
无效，触摸，零，同花顺，专卖店
写外部中断使能位，移动到/从机状态寄存器，
从中断返回，从关键中断返回
系统调用，同步，移动到/从设备控制寄存器，移动/
从专用寄存器
基本指令
3
IBM的PowerPC 403GC
异步不精确的例外包括
系统复位和机器检查。
同步精确的例外包括最
调试异常，程序异常数据
存储违法行为， TLB缺失，系统调用，并
对齐错误异常。异步
精确的例外包括关键中断
异常，外部中断，内部定时
设备异常和一些调试事件。
只有一个例外是在同一时间处理。如果
多个异常同时发生，它们
按照优先顺序进行处理。
该403GC处理异常复位，
关键的，或不重要的。四是例外
定义为关键：机器检查异常，
调试异常，异常所引起的
对临界中断引脚有效电平，并且
第一次，从看门狗定时器。
当采取了非关键性的异常，特别
通用寄存器保存/恢复0 （ SRR0 ）是
装有除外的地址
比其他指令（同步异常
系统调用）或者下一条顺序指令到
被处理（异步异常和
系统调用） 。如果403GC正在执行
多周期指令（加载/存储多个，加载/
存储串，乘或除） ，该指令是
终止，其地址存储在SRR0 。
恢复寄存器1 （ SRR1 ）保存/加载与
机器状态寄存器的内容。该
MSR被更新以反映新的上下文
机器。新的MSR内容生效
同的第一指令开始
异常处理程序。
在异常处理例程结束时，
执行中断返回（ RFI ）
指令强制SRR0的内容，并
SRR1加载到程序计数器和
在MSR ，分别。然后执行开始于
中的地址的程序计数器。
这四个关键异常的处理
类似的方法。当一个关键的例外是
采取SRR2和SRR3举行下顺序
从返回地址时要被处理
除了与机器状态的内容
寄存器，分别。关键的异常后
处理例程，从关键中断返回
（ RFCI ）强制SRR2和SRR3的内容，以
被装入程序计数器和
MSR分别。
计时器
该403GC包含四个定时器功能：时间
基地，一个可编程间隔定时器（ PIT ） ，一
科幻固定的间隔定时器（ FIT ） ，和一个看门狗定时器。
时基是一个64位的计数器递增
定时器的时钟速率。定时器时钟可
可以由内部信号等于所述从动
处理器时钟速率或通过单独的外部
定时器的时钟引脚。不生成任何中断时，
时基滑过。
表2. 403GC异常优先级，类型和类
优先
1
2
3
4
5
6
7
8
9
10
异常类型
系统复位
机器检查
DEBUG
关键中断
WatchdogTimer超时
异常类
异步不精确
异步不精确
同步精确
（ UDE和EXC除外）
异步精确
异步精确
程序异常，数据存储异常， TLB缺失，以及精确的同步
系统调用
排列异常
外部中断
固定间隔定时器
可编程间隔计时器
同步精确
异步精确
异步精确
异步精确
5
QQ：2880707522 复制
