PowerPC的401GF
32位RISC
嵌入式控制器
特点
PowerPC的
RISC CPU核心和指令
集架构
流水线式CPU核心运行在高达4倍的
外部总线时钟速率
独立的指令高速缓存和回写/
直写式高速缓存中的数据，这两个双向设定
关联
复用的外部总线
可配置的接口和内存
外设：
-Device节奏的等待状态
-8-位，16位或32位总线宽度
- 可编程保持状态
灵活的接口，外部总线的主人
集成的电源管理和时钟gen-
员
大端或小端设备连接
对于未对齐访问的硬件支持
三十个32位通用寄存器
数据
片
概观
该401GF RISC控制器由一个
流水线CPU核心，数据高速缓存单元（DCU ） ，
指令高速缓存部件（ICU） ，存储器
管理单元（MMU） ，总线控制单元（ BCU） ，
异步中断控制器和JTAG
调试端口。
内部2KB指令缓存和1KB的数据
缓存减少开销数据传输或
从外部存储器。每个缓存单元由
的数据阵列和标记阵列，并与MMU的是
提供用于高速缓存的管理和处理。
CPU核心包括通用寄存器
TER值（GPR ） ，专用寄存器（SPR） ，
ALU，桶形移位器，并且所述控制逻辑需要
来管理数据流和指令执行
在CPU核心。
应用
机顶盒
消费类电子产品和视频游戏
电信和网络
办公自动化（打印机，复印机，传真机）
个人数字助理（PDA）的
JTAG
PORT
打断
调节器
动力
MGMT
定时器PIT ，散客， 64位基
RISC CPU内核
1X -4X核心时钟
三十二个32位的GPR
实模式MMU
数据
缓存单元
指令
缓存单元
特定网络阳离子
CPU核心频率为50 MHz时， I / O来
25 MHZ
接口为3V和5V技术
打盹/午睡低功耗3.3V工作电压/
睡眠模式
低成本的80引脚TQFP封装
0.5
米三电平金属CMOS
时钟
根
总线控制单元
OSC MemClk
地址/
数据总线
公共汽车
控制
本站由ICminer.com电子图书馆服务版权所有2003
IBM的PowerPC 401GF
CPU的核心处理指令译码并
执行。指令高速缓冲存储器单元通
到队列中的指令在CPU核心，或在
的高速缓存未命中的情况下，请求从一个取
通过总线控制单元的外部存储器。
CPU核心的模式。将状态寄存器
（CR）和机器状态寄存器（ MSR）是
通过编写程序与内部控制逻辑
执行状态和机器状态，分别为。
定点算术异常状态
可从异常寄存器（ XER ） 。
通用寄存器
数据传输和从CPU核心是
通过对32个GPR银行办理，每次32
位宽。加载和存储指令移动数据
在GPRS和数据缓存之间的操作数
部，除了在非高速缓存数据或的情况下
高速缓存未命中。在这种情况下，通过DCU
的地址中的数据读出或写入到BCU 。
当非高速缓存操作数是
传输，数据可以直接传递之间的
CPU核心与BCU ，哪些接口的
被访问的外部存储器。
设备控制寄存器
设备控制寄存器（DCR ）被用于
管理I / O接口。 DCRS进行访问
使用移动到/从设备控制寄存器
（ mtdcr / mfdcr ）指令，移动操作数
GPRS和DCRS之间。
指令集
表1总结了401GF指令通过设定
业务类别。当必要的数据
和指令高速缓存中可用的，则CPU
核执行在单个周期大多数指令，
除乘法，除法，以及存储
指令。
特殊功能寄存器
专用寄存器被用来控制
调试设备，定时器，中断，内存
可缓存，和其它结构化处理器
资源。标准项目使用的是移动到访问/
从专用寄存器（的mtspr / mfspr ）
指令，这些指令之间移动的操作数
GPRS和标准项目。
监控程序可以编写相应的
的SPR配置操作和接口
总线控制单元
在BCU控制地址输出和数据
在复用外部总线，传输B0 ： 31 。
为了提高数据传输带宽，在BCU
同时支持四拍突发存取和
连续的突发访问， 16个传输。
表1. 401GF指令类别
类别
数据移动
算术/逻辑
对照
支
条件
循环/移位
高速缓存控制
中断控制
处理器管理
负载，存储
加，减，否定，乘，除， AND，OR ， XOR， NAND，NOR ， XNOR ，标志
扩展，算上前导零
比较，比较的逻辑，比较直接
分支，分支条件
状态寄存器的逻辑
旋转，旋转和口罩，左移，右移
无效，触摸，零，同花顺，专卖店
写外部中断使能位，移动到/从机状态寄存器，
从中断返回，从关键中断返回
系统调用，同步，移动到/从设备控制寄存器，移动/
从专用寄存器
基本指令
本站由ICminer.com电子图书馆服务版权所有2003
2
IBM的PowerPC 401GF
所有401GF外部总线操作
同步的向MemClk输出，从而简化了
对附连到外部存储器控制逻辑
总线。外部总线接口可以是
编程的1倍进行操作， 1 / 2X ， 1 / 3倍或1 / 4倍
内部时钟速度。总线宽度是
可编程，支持附件8,16
和32位内存和外围设备。进一步
外围连接的细节在给出
"Connecting到401GF公交车， "第12页。
采用直写高速缓存操作执行
背部或直写式策略，如编程
数据缓存直写寄存器。有写
回缓存只会更新外部位置
对应于改变位置记忆
在高速缓存中。数据被从高速缓存中，以冲洗
每当更改的数据需要外部存储器
待从高速缓存，以腾出空间除去
其他数据。直写式高速缓存操作
支持作为一个可编程的高速缓存
管理选项。
数据高速缓冲存储器可用于存储被禁用
通过在数据高速缓存控制的控制位区
注册。一个独立的旁路路径是提供给
处理缓存抑制的数据操作，并
在提高线填充操作的性能。
缓存刷新和填充是由负载引起，
存储和高速缓存控制指令通过执行
该处理器。
内存寻址区
该401GF可以解决的有效范围
4千兆字节，映射为8个512MB的区域。
地区属性，如保持时间，总线宽度，
突发模式和高速缓存行模式（顺序/
目标词首）是由八个总线控制
区域控制寄存器（ BRCR ） 。等待状态
设备节奏，以便在总线接口可以用于
以不同的速度的I / O设备。
缓存能力相对于所述指令和
数据高速缓存经由指令编程
和数据高速缓冲存储器的控制寄存器，分别为。
异常处理
该401GF包含一个独特的双级中断
结构，这是特定于IBM的PowerPC
400Series家庭。该中断结构允许
为3个周期的典型等待时间关键的系统
中断以及强大的调试功能，
即使是第一级的中断处理程序。
由中断产生的异常
外围设备，指令，内部
计时设备，调试事件或错误条件。
被设置在两个外部中断信号
401GF ：一是关键和一个通用的。
该401GF处理例外的任， criti-
卡尔还是非关键。四种例外情况被定义为
关键：机器检查异常，调试例外
系统蒸发散，造成对活性级异常
关键的中断引脚，并在第一时间，从
看门狗timer.All其他异常是非
关键的。
每个类的异常的有自己的一对保存的/
恢复寄存器来保存状态和指令
这是在运行的程序的地址和灰
异常的时间。这种状态是automati-
在执行一回 - 从 - 的恢复美云
中断（ RFI ）或返回的关键中断（ RFCI ）
指令。
指令缓存单元
指令高速缓存器单元（ICU）是一个双向设定
缔2KB高速缓冲存储器单元。重症监护室是
组织成64组的2行，每行
含16个字节。
缓存可以每发送一个指令缓存
循环到CPU核心。可以在指令队列
缓冲器2的预取指令中，除了
该指令被译码和指令
当前正在执行。
一个独立的旁路路径是可用来处理
超高速缓存禁止指令和改善
在线填充操作的性能。
数据高速缓存设备
数据高速缓存单元被提供，以减少
在频繁使用的数据项的访问时间
外部存储器。这1KB缓存的组织结构
一个两路组相联高速缓存。有32个
集的2行含有16个字节的每一行
数据。缓存功能字节可写为
完善字节和半字的表现
存储操作。
本站由ICminer.com电子图书馆服务版权所有2003
3
IBM的PowerPC 401GF
计时器
该401GF包含四个定时器功能：时间
基地，一个可编程间隔定时器（ PIT ） ，一
科幻固定的间隔定时器（ FIT ） ，和一个看门狗定时器。
时基是一个64位的计数器递增
一个内部信号等于CPU核心时钟
率。不生成任何中断时的时间
基地翻转。
可编程间隔计时器是一个32位的
寄存器，它被减少以相同的速率作为
时基递增。用户预加载
PIT的寄存器的值，以产生所需的
延时。当寄存器递减到零时，
定时器停止递减，一个位在设置
计时器状态寄存器（TSR） ，和一个PIT中断是
产生的。任选地，所述的PIT可
编程自动重新加载的最后
值写入到PIT的寄存器中，然后将
PIT开始递减again.The定时器控制
寄存器（ TCR ）包含了中断启用
在PIT中断。
在固定的时间间隔定时器产生周期性
中断的基础上选择的位的时间
基地。用户可以选择四种间隔一
通过设置在正确位定时器周期
TCR 。当在时间基准所选择的位
从0变为1 ，一个位在TSR和设置
FIT产生中断。散客中断
使包含在T细胞受体。
看门狗定时器产生周期性的
根据选定的比特中的时基中断。
用户可以选择为四个时间段1
间隔和复位的，如果生成的类型
看门狗定时器超时两次无
其间，从软件清除。
CPU核心可以用一个时钟速率高达操作
四倍的外部总线，由
为50MHz ，最大最大频率
25 MHz的总线频率。
时钟单元还提供了睡眠模式
管理，降低待机功耗
当程序调用消费
3睡眠模式（打盹，小睡，睡眠）
可在401GF 。
JTAG端口
JTAG端口已得到增强，使其能够
用作调试端口。通过JTAG测试
接入端口，一个工作站上的调试软件
可以单步处理器和查询
内部处理器状态，以方便软件
调试。标准的JTAG边界扫描
寄存器允许电路检测外部的
芯片，主要是板互连。
另外，在JTAG旁路寄存器可以
当没有其他的测试数据寄存器的需求选择
一个板级测试期间被访问
操作。
P / N码
表2. PPC401GF型号
兆赫（ CPU核心）
50
产品型号
PPC401GF-MC50C2
注意事项：
1.短线数字表示极速版（ MAX-
imum内部时钟频率） 。
2.在短线数字字符显示
封装类型（M ） ，修订级别（C ），最大跨
最终CPU内核时钟频率（MHZ ） ，商业版
（ C） CPU核心速度的外部总线时钟，比
率（2 ：1）。
时钟发生器和电源管理
该401GF时钟单元集成时钟发生器
和电源管理。时钟单元使用
晶体或振荡器的输入作为基准，
产生既所使用的内部时钟信号
CPU芯，并从输出的MemClk
401GF 。占空比校正的执行
晶体或振荡器的参考输入，根据需要。
对于401GF版本的可用性运行
更快的CPU核心频率，请联系您
IBM微电子销售代表。
本站由ICminer.com电子图书馆服务版权所有2003
4
IBM的PowerPC 401GF
逻辑符号
括号内的信号进行复用。
401GF
RISC控制器
XTAL1
XTAL2
BootXtal
MEMCLK
CritInt
EXTINT
HOLDREQ
HOLDACK
BUSREQ
TCK
TMS
TDI
TDO
停止
特斯塔
JTAG
初始化/复位
控制
BOOTW
BootClkSpd
RESET
中断
公共汽车
控制
外
主
控制
ABus28 ： 29
ALE
BE0[A31]
BE1[A30]
BE2
BE3
BLAST
BUSERROR
BusWidth0 ： 1
准备
W / R
复用的地址
和数据总线
B0
B31
本站由ICminer.com电子图书馆服务版权所有2003
5
QQ：2880707522 复制
