飞利浦半导体可编程逻辑器件
产品speci fi cation
可编程序器
(16
×
64
×
8)
PLUS405-55
引脚说明
PIN号
1
符号
CLK1
名称和功能
时钟：
时钟输入状态和输出寄存器。关于这方面的一个低到高的转变
线是必要的更新的状态和输出寄存器的内容。引脚1只
时钟P0-3和F0-3如果引脚4也被用作时钟。
逻辑输入：
12个外部输入的与门阵列用于程序跳转条件
机状态之间，如通过一个给定的逻辑序列来确定。真与补
通过使用的“H”和“L”的产生信号。
逻辑输入/时钟：
用户可编程功能：
极性
有源高（H ）
2, 3, 5–9,
26–27
20–22
4
I0 – I4, I7, I6
I8 – I9
I13 – I15
CLK2
主动 - 高/低
（ H / L）
逻辑输入：
甲第13外部逻辑输入到与门阵列，如上述。
时钟：
一第二时钟寄存器的状态P4-7和输出寄存器F4-7 ，如上。
需要注意的是输入缓冲I5必须从与门阵列被删除（即所有的保险丝位置“不要
采用4引脚作为时钟时关心“）。
23
I12
逻辑/输入诊断：
甲第十四外部逻辑输入到与门阵列，如上所述，当
锻炼标准TTL或CMOS电平。当I12保持在+ 10V ，输出设备F0 -F7
反映了国家注册的内容位P0 - P7 。每个输出寄存器的内容
保持不变。
逻辑/输入诊断：
甲第十五外部逻辑输入到与门阵列，如上所述，当
锻炼标准TTL电平。当I11保持在+ 10V ，输出设备F0 -F7成为
直接输入，状态寄存器的位P0- P7 ;在适当低到高的转变
时钟线加载的销值F0 -F7进入状态寄存器位P0 - P7 。内容
每个输出寄存器保持不变。
逻辑/输入诊断：
甲第十六外部逻辑输入到与门阵列，如上所述，当
锻炼标准TTL电平。当I10保持在+ 10V ，输出设备F0 -F7成为
直接输入，输出寄存器位Q0- Q7 ;在适当低到高的转变
时钟线加载的针脚F0 -F7到输出值寄存器位Q0 - Q7 。该
每个国家注册的内容保持不变。
逻辑输出/诊断输出/输入诊断：
八个器件输出其
通常反映输出寄存器位Q0 - Q7 ，内容启用时。当I12是
在+ 10V ， F0 - F7 = （ P0 - P7 ）举行。当I11保持在+ 10V ， F0 -F7成为输入状态
寄存器位P0 - P7 。当I10保持在+ 10V ， F0 -F7成为输入到输出寄存器
位Q0 - Q7 。
初始化或输出使能输入：
用户可编程功能：
主动 - 高/低
（ H / L）
有源高（H ）
主动 - 高/低
（ H / L）
24
I11
主动 - 高/低
（ H / L）
25
I10
主动 - 高/低
（ H / L）
10–13
15–18
F0 – F7
有源高（H ）
19
INIT / OE
初始化：
提供了一个异步预置到逻辑“1”或复位为逻辑“0”的所有的
状态和输出寄存器位，分别通过用户的每个寄存器位确定
编程。 INIT覆盖时钟，当挺胸，时钟被禁止， F0 -F7
和P0 -P7是在其初始化状态。普通时钟恢复的第一个完整的时钟
脉冲下高到低时钟跳变在初始化后变低。见时机定义
t
NVCK
和T
VCK
.
有源高（H ）
OUTPUT ENABLE ：
提供输出使能功能，以从输出缓冲器F0 -F7
寄存器。
低电平（L ）
1993年10月22日
181
飞利浦半导体可编程逻辑器件
产品speci fi cation
可编程序器
(16
×
64
×
8)
真值表
1, 2, 3, 4, 5, 6, 7
选项
V
CC
INIT
H
L
L
L
L
L
L
H
+5V
X
X
X
X
L
L
L
L
L
L
OE
I10
*
+10V
+10V
X
X
X
X
X
+10V
+10V
X
X
X
X
X
X
X
X
X
I11
*
X
X
+10V
+10V
X
X
X
X
X
+10V
+10V
X
X
X
X
X
X
X
I12
*
X
X
X
X
+10V
X
*
X
X
X
X
+10V
X
X
X
X
X
X
CK
X
J
X
X
X
X
X
X
X
X
X
X
X
X
X
X
L
L
H
H
X
K
X
X
X
X
X
X
X
X
X
X
X
X
X
X
L
H
L
H
X
Q
P
H / L
Q
P
Q
P
L
H
Q
P
Q
P
Q
P
Q
P
Q
P
L
H
Q
P
Q
P
Q
P
L
H
Q
P
H
PLUS405-55
Q
F
H / L
L
H
Q
F
Q
F
Q
F
Q
F
Q
F
L
H
Q
F
Q
F
Q
F
Q
F
Q
F
L
H
Q
F
H
F
Q
F
L
H
L
H
Q
P
Q
F
高阻
L
H
L
H
Q
P
Q
F
Q
F
L
H
Q
F
↑
↑
↑
↑
X
X
X
↑
↑
↑
↑
X
X
↑
↑
↑
↑
X
↑
X
X
注意事项：
1.正逻辑：
S / R （或J / K ） = T
0
+ T
1
+ T
2
+ . . . T
63
T
n
= （ C0，C1 ）， （ I0， I1，I2， ...） （ P0，P1 。 P7）
2.无论是初始化（高电平有效）或输出使能（低电平有效）可用，但不能同时使用。所希望的功能是用户可编程的
选项。
3.
↑
表示从低到高的水平过渡。
4. * = H或L或+ 10V
5， X = Do not护理（ <5.5V ）
6. H / L ，表明无论是高或低可能发生，这取决于用户编程的选择（每个国家和输出寄存器单独
可编程） 。
7.当使用F
n
引脚设置为输入，以国家和输出寄存器在诊断模式下，歼缓冲器三态和水平表示
在输出引脚由用户强制。
原始状态
一个出厂预装处女设备包含了所有
熔线完好无损，使得：
1. INIT / OE设置为INIT 。为了使用该
INIT功能时，用户必须选择
预置或复位选项
各触发器。注意：无论是
用户可编程初始化，或者即使
该INIT功能不使用时，所有的寄存器
都为“1”的电预设
过程。
2.所有过渡条款无效（ 0 ） 。
3.所有的S / R （或J / K ）触发器输入是
禁用（ 0 ） 。
4.设备可以经由测试的时钟
阵列预编程标准
测试图案。
5.时钟2是无效的。
逻辑功能
Q3
1
Q2
0
Q1
1
Q0
0
S
R
现状
A B C ...
S
n + 1
下一步国家
国家注册
0
0
0
1
集合Q
0
: J
0
= (Q
2
Q
1
Q
0
） A B C 。 。 。
K
0
= 0
复位Q
1
: J
1
= 0
K
1
= (Q
3
Q
2
Q
1
Q
0
） A B C 。 。 。
按住Q
2
: J
2
= 0
K
2
= 0
复位Q
3
: J
3
= (Q
3
Q
2
Q
1
Q
0
） A B C 。 。 。
K
3
= (Q
3
Q
2
Q
1
Q
0
） A B C 。 。 。
1993年10月22日
182
飞利浦半导体可编程逻辑器件
产品speci fi cation
可编程序器
(16
×
64
×
8)
PLUS405-55
引脚说明
PIN号
1
符号
CLK1
名称和功能
时钟：
时钟输入状态和输出寄存器。关于这方面的一个低到高的转变
线是必要的更新的状态和输出寄存器的内容。引脚1只
时钟P0-3和F0-3如果引脚4也被用作时钟。
逻辑输入：
12个外部输入的与门阵列用于程序跳转条件
机状态之间，如通过一个给定的逻辑序列来确定。真与补
通过使用的“H”和“L”的产生信号。
逻辑输入/时钟：
用户可编程功能：
极性
有源高（H ）
2, 3, 5–9,
26–27
20–22
4
I0 – I4, I7, I6
I8 – I9
I13 – I15
CLK2
主动 - 高/低
（ H / L）
逻辑输入：
甲第13外部逻辑输入到与门阵列，如上述。
时钟：
一第二时钟寄存器的状态P4-7和输出寄存器F4-7 ，如上。
需要注意的是输入缓冲I5必须从与门阵列被删除（即所有的保险丝位置“不要
采用4引脚作为时钟时关心“）。
23
I12
逻辑/输入诊断：
甲第十四外部逻辑输入到与门阵列，如上所述，当
锻炼标准TTL或CMOS电平。当I12保持在+ 10V ，输出设备F0 -F7
反映了国家注册的内容位P0 - P7 。每个输出寄存器的内容
保持不变。
逻辑/输入诊断：
甲第十五外部逻辑输入到与门阵列，如上所述，当
锻炼标准TTL电平。当I11保持在+ 10V ，输出设备F0 -F7成为
直接输入，状态寄存器的位P0- P7 ;在适当低到高的转变
时钟线加载的销值F0 -F7进入状态寄存器位P0 - P7 。内容
每个输出寄存器保持不变。
逻辑/输入诊断：
甲第十六外部逻辑输入到与门阵列，如上所述，当
锻炼标准TTL电平。当I10保持在+ 10V ，输出设备F0 -F7成为
直接输入，输出寄存器位Q0- Q7 ;在适当低到高的转变
时钟线加载的针脚F0 -F7到输出值寄存器位Q0 - Q7 。该
每个国家注册的内容保持不变。
逻辑输出/诊断输出/输入诊断：
八个器件输出其
通常反映输出寄存器位Q0 - Q7 ，内容启用时。当I12是
在+ 10V ， F0 - F7 = （ P0 - P7 ）举行。当I11保持在+ 10V ， F0 -F7成为输入状态
寄存器位P0 - P7 。当I10保持在+ 10V ， F0 -F7成为输入到输出寄存器
位Q0 - Q7 。
初始化或输出使能输入：
用户可编程功能：
主动 - 高/低
（ H / L）
有源高（H ）
主动 - 高/低
（ H / L）
24
I11
主动 - 高/低
（ H / L）
25
I10
主动 - 高/低
（ H / L）
10–13
15–18
F0 – F7
有源高（H ）
19
INIT / OE
初始化：
提供了一个异步预置到逻辑“1”或复位为逻辑“0”的所有的
状态和输出寄存器位，分别通过用户的每个寄存器位确定
编程。 INIT覆盖时钟，当挺胸，时钟被禁止， F0 -F7
和P0 -P7是在其初始化状态。普通时钟恢复的第一个完整的时钟
脉冲下高到低时钟跳变在初始化后变低。见时机定义
t
NVCK
和T
VCK
.
有源高（H ）
OUTPUT ENABLE ：
提供输出使能功能，以从输出缓冲器F0 -F7
寄存器。
低电平（L ）
1993年10月22日
181
飞利浦半导体可编程逻辑器件
产品speci fi cation
可编程序器
(16
×
64
×
8)
真值表
1, 2, 3, 4, 5, 6, 7
选项
V
CC
INIT
H
L
L
L
L
L
L
H
+5V
X
X
X
X
L
L
L
L
L
L
OE
I10
*
+10V
+10V
X
X
X
X
X
+10V
+10V
X
X
X
X
X
X
X
X
X
I11
*
X
X
+10V
+10V
X
X
X
X
X
+10V
+10V
X
X
X
X
X
X
X
I12
*
X
X
X
X
+10V
X
*
X
X
X
X
+10V
X
X
X
X
X
X
CK
X
J
X
X
X
X
X
X
X
X
X
X
X
X
X
X
L
L
H
H
X
K
X
X
X
X
X
X
X
X
X
X
X
X
X
X
L
H
L
H
X
Q
P
H / L
Q
P
Q
P
L
H
Q
P
Q
P
Q
P
Q
P
Q
P
L
H
Q
P
Q
P
Q
P
L
H
Q
P
H
PLUS405-55
Q
F
H / L
L
H
Q
F
Q
F
Q
F
Q
F
Q
F
L
H
Q
F
Q
F
Q
F
Q
F
Q
F
L
H
Q
F
H
F
Q
F
L
H
L
H
Q
P
Q
F
高阻
L
H
L
H
Q
P
Q
F
Q
F
L
H
Q
F
↑
↑
↑
↑
X
X
X
↑
↑
↑
↑
X
X
↑
↑
↑
↑
X
↑
X
X
注意事项：
1.正逻辑：
S / R （或J / K ） = T
0
+ T
1
+ T
2
+ . . . T
63
T
n
= （ C0，C1 ）， （ I0， I1，I2， ...） （ P0，P1 。 P7）
2.无论是初始化（高电平有效）或输出使能（低电平有效）可用，但不能同时使用。所希望的功能是用户可编程的
选项。
3.
↑
表示从低到高的水平过渡。
4. * = H或L或+ 10V
5， X = Do not护理（ <5.5V ）
6. H / L ，表明无论是高或低可能发生，这取决于用户编程的选择（每个国家和输出寄存器单独
可编程） 。
7.当使用F
n
引脚设置为输入，以国家和输出寄存器在诊断模式下，歼缓冲器三态和水平表示
在输出引脚由用户强制。
原始状态
一个出厂预装处女设备包含了所有
熔线完好无损，使得：
1. INIT / OE设置为INIT 。为了使用该
INIT功能时，用户必须选择
预置或复位选项
各触发器。注意：无论是
用户可编程初始化，或者即使
该INIT功能不使用时，所有的寄存器
都为“1”的电预设
过程。
2.所有过渡条款无效（ 0 ） 。
3.所有的S / R （或J / K ）触发器输入是
禁用（ 0 ） 。
4.设备可以经由测试的时钟
阵列预编程标准
测试图案。
5.时钟2是无效的。
逻辑功能
Q3
1
Q2
0
Q1
1
Q0
0
S
R
现状
A B C ...
S
n + 1
下一步国家
国家注册
0
0
0
1
集合Q
0
: J
0
= (Q
2
Q
1
Q
0
） A B C 。 。 。
K
0
= 0
复位Q
1
: J
1
= 0
K
1
= (Q
3
Q
2
Q
1
Q
0
） A B C 。 。 。
按住Q
2
: J
2
= 0
K
2
= 0
复位Q
3
: J
3
= (Q
3
Q
2
Q
1
Q
0
） A B C 。 。 。
K
3
= (Q
3
Q
2
Q
1
Q
0
） A B C 。 。 。
1993年10月22日
182
飞利浦半导体可编程逻辑器件
产品speci fi cation
可编程序器
(16
×
64
×
8)
PLUS405-55
引脚说明
PIN号
1
符号
CLK1
名称和功能
时钟：
时钟输入状态和输出寄存器。关于这方面的一个低到高的转变
线是必要的更新的状态和输出寄存器的内容。引脚1只
时钟P0-3和F0-3如果引脚4也被用作时钟。
逻辑输入：
12个外部输入的与门阵列用于程序跳转条件
机状态之间，如通过一个给定的逻辑序列来确定。真与补
通过使用的“H”和“L”的产生信号。
逻辑输入/时钟：
用户可编程功能：
极性
有源高（H ）
2, 3, 5–9,
26–27
20–22
4
I0 – I4, I7, I6
I8 – I9
I13 – I15
CLK2
主动 - 高/低
（ H / L）
逻辑输入：
甲第13外部逻辑输入到与门阵列，如上述。
时钟：
一第二时钟寄存器的状态P4-7和输出寄存器F4-7 ，如上。
需要注意的是输入缓冲I5必须从与门阵列被删除（即所有的保险丝位置“不要
采用4引脚作为时钟时关心“）。
23
I12
逻辑/输入诊断：
甲第十四外部逻辑输入到与门阵列，如上所述，当
锻炼标准TTL或CMOS电平。当I12保持在+ 10V ，输出设备F0 -F7
反映了国家注册的内容位P0 - P7 。每个输出寄存器的内容
保持不变。
逻辑/输入诊断：
甲第十五外部逻辑输入到与门阵列，如上所述，当
锻炼标准TTL电平。当I11保持在+ 10V ，输出设备F0 -F7成为
直接输入，状态寄存器的位P0- P7 ;在适当低到高的转变
时钟线加载的销值F0 -F7进入状态寄存器位P0 - P7 。内容
每个输出寄存器保持不变。
逻辑/输入诊断：
甲第十六外部逻辑输入到与门阵列，如上所述，当
锻炼标准TTL电平。当I10保持在+ 10V ，输出设备F0 -F7成为
直接输入，输出寄存器位Q0- Q7 ;在适当低到高的转变
时钟线加载的针脚F0 -F7到输出值寄存器位Q0 - Q7 。该
每个国家注册的内容保持不变。
逻辑输出/诊断输出/输入诊断：
八个器件输出其
通常反映输出寄存器位Q0 - Q7 ，内容启用时。当I12是
在+ 10V ， F0 - F7 = （ P0 - P7 ）举行。当I11保持在+ 10V ， F0 -F7成为输入状态
寄存器位P0 - P7 。当I10保持在+ 10V ， F0 -F7成为输入到输出寄存器
位Q0 - Q7 。
初始化或输出使能输入：
用户可编程功能：
主动 - 高/低
（ H / L）
有源高（H ）
主动 - 高/低
（ H / L）
24
I11
主动 - 高/低
（ H / L）
25
I10
主动 - 高/低
（ H / L）
10–13
15–18
F0 – F7
有源高（H ）
19
INIT / OE
初始化：
提供了一个异步预置到逻辑“1”或复位为逻辑“0”的所有的
状态和输出寄存器位，分别通过用户的每个寄存器位确定
编程。 INIT覆盖时钟，当挺胸，时钟被禁止， F0 -F7
和P0 -P7是在其初始化状态。普通时钟恢复的第一个完整的时钟
脉冲下高到低时钟跳变在初始化后变低。见时机定义
t
NVCK
和T
VCK
.
有源高（H ）
OUTPUT ENABLE ：
提供输出使能功能，以从输出缓冲器F0 -F7
寄存器。
低电平（L ）
1993年10月22日
181
飞利浦半导体可编程逻辑器件
产品speci fi cation
可编程序器
(16
×
64
×
8)
真值表
1, 2, 3, 4, 5, 6, 7
选项
V
CC
INIT
H
L
L
L
L
L
L
H
+5V
X
X
X
X
L
L
L
L
L
L
OE
I10
*
+10V
+10V
X
X
X
X
X
+10V
+10V
X
X
X
X
X
X
X
X
X
I11
*
X
X
+10V
+10V
X
X
X
X
X
+10V
+10V
X
X
X
X
X
X
X
I12
*
X
X
X
X
+10V
X
*
X
X
X
X
+10V
X
X
X
X
X
X
CK
X
J
X
X
X
X
X
X
X
X
X
X
X
X
X
X
L
L
H
H
X
K
X
X
X
X
X
X
X
X
X
X
X
X
X
X
L
H
L
H
X
Q
P
H / L
Q
P
Q
P
L
H
Q
P
Q
P
Q
P
Q
P
Q
P
L
H
Q
P
Q
P
Q
P
L
H
Q
P
H
PLUS405-55
Q
F
H / L
L
H
Q
F
Q
F
Q
F
Q
F
Q
F
L
H
Q
F
Q
F
Q
F
Q
F
Q
F
L
H
Q
F
H
F
Q
F
L
H
L
H
Q
P
Q
F
高阻
L
H
L
H
Q
P
Q
F
Q
F
L
H
Q
F
↑
↑
↑
↑
X
X
X
↑
↑
↑
↑
X
X
↑
↑
↑
↑
X
↑
X
X
注意事项：
1.正逻辑：
S / R （或J / K ） = T
0
+ T
1
+ T
2
+ . . . T
63
T
n
= （ C0，C1 ）， （ I0， I1，I2， ...） （ P0，P1 。 P7）
2.无论是初始化（高电平有效）或输出使能（低电平有效）可用，但不能同时使用。所希望的功能是用户可编程的
选项。
3.
↑
表示从低到高的水平过渡。
4. * = H或L或+ 10V
5， X = Do not护理（ <5.5V ）
6. H / L ，表明无论是高或低可能发生，这取决于用户编程的选择（每个国家和输出寄存器单独
可编程） 。
7.当使用F
n
引脚设置为输入，以国家和输出寄存器在诊断模式下，歼缓冲器三态和水平表示
在输出引脚由用户强制。
原始状态
一个出厂预装处女设备包含了所有
熔线完好无损，使得：
1. INIT / OE设置为INIT 。为了使用该
INIT功能时，用户必须选择
预置或复位选项
各触发器。注意：无论是
用户可编程初始化，或者即使
该INIT功能不使用时，所有的寄存器
都为“1”的电预设
过程。
2.所有过渡条款无效（ 0 ） 。
3.所有的S / R （或J / K ）触发器输入是
禁用（ 0 ） 。
4.设备可以经由测试的时钟
阵列预编程标准
测试图案。
5.时钟2是无效的。
逻辑功能
Q3
1
Q2
0
Q1
1
Q0
0
S
R
现状
A B C ...
S
n + 1
下一步国家
国家注册
0
0
0
1
集合Q
0
: J
0
= (Q
2
Q
1
Q
0
） A B C 。 。 。
K
0
= 0
复位Q
1
: J
1
= 0
K
1
= (Q
3
Q
2
Q
1
Q
0
） A B C 。 。 。
按住Q
2
: J
2
= 0
K
2
= 0
复位Q
3
: J
3
= (Q
3
Q
2
Q
1
Q
0
） A B C 。 。 。
K
3
= (Q
3
Q
2
Q
1
Q
0
） A B C 。 。 。
1993年10月22日
182
QQ：2881677436 复制
