PLL620-30
PECL和LVDS低相位噪声XO （ 32.5至为130MHz输出）
特点
以65MHz的晶振为130MHz的输入。
输出范围： 32.5MHz - 为130MHz （无PLL） 。
低功耗注入水晶， 50uW 。
互补输出： PECL或LVDS 。
可选OE逻辑
支持2.5V或3.3V电源。
可提供裸片形式。
厚度为10密耳。
62万
模具结构
65万
版权所有
版权所有
OESEL ^
VDD
VDD
VDD
VDD
N / C
(1550,1475)
17
16
25
24
23
22
21
20
19
18
GNDBUF
N / C
LVDSB
PECLB
VDDBUF
VDDBUF
PECL
LVDS
OUTSEL ^
XIN
XOUT
N / C
S2^
OE
CTRL
N / C
26
27
死ID ：
A2020-20A
15
28
14
描述
该PLL620-30是XO集成电路专门设计
开车根本的还是3
rd
OT晶体的65MHz至
为130MHz ，具有可选的PECL或LVDS输出和
OE逻辑（启用高或启用低） 。它的设计是
优化容忍极间的高限
电容和电容结合，以提高
产量。它实现了非常低的电流流入晶体
导致更好的整体稳定性。
13
29
12
11
30
C502A
31
1
2
3
4
5
6
7
8
10
9
版权所有
Y
(0,0)
X
DIE规格
名字
SIZE
背面
焊盘尺寸
厚度
价值
62 ×65万
GND
80微米×80微米
10 MIL
输出选择和启用
OUTSEL
（垫＃ 9 ）
0
1
选定的输出
LVDS
PECL （默认）
OESEL
（垫＃ 25 ）
0
1（默认）
框图
OE
Q
XIN
XOUT
振荡器
扩音器
OE_CTRL
（垫＃ 30 ）
0
1
0
1
状态
三州
输出启用（默认）
输出启用（默认）
三州
垫＃ 9 ， ＃ 25 ：债券至GND，设置为“0” 。内部上拉。
垫＃ 30 ：通过PECL电平定义的逻辑状态，如果OESEL为“1”
通过CMOS电平的定义，如果OESEL为“0”的逻辑状态
Q
输出频率选择
PLL620-30
S2
0
1(Default)*
*通过内部60K设置为“默认”
产量
Input/2
输入
上拉电阻
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转04年11月9日第1页
GNDBUF
GNDBUF
GND
GND
GND
GND
GND
PLL620-30
电气规格
1.绝对最大额定值
参数
电源电压
输入电压， DC
输出电压，直流
储存温度
工作环境温度*
结温
焊接温度（焊接， 10秒）
ESD保护，人体模型
PECL和LVDS低相位噪声XO （ 32.5至为130MHz输出）
符号
V
DD
V
I
V
O
T
S
T
A
T
J
分钟。
-0.5
-0.5
-65
-40
马克斯。
4.6
V
DD
+0.5
V
DD
+0.5
150
85
125
260
2
单位
V
V
V
°C
°C
°C
°C
kV
超出长时间最大额定值所指明的限制条件下的曝光装置的可能会造成永久性的损坏
装置，并影响了产品的可靠性。这些条件表示在这些或任何其它的应力只等级，并且该器件的功能性操作
上述本说明书中提到的操作限制条件是不是暗示。
*
注意：
工作温度是由设计，所有部件（商业和工业）保证，但测试的唯一的商业档次。
2.水晶规格
参数
内置电容
极间电容
振荡频率
符号
CX +
CX-
C
0
OF
条件
65MHz的要为130MHz
(VDD=3.3V)
基金。
分钟。
典型值。
马克斯。
2
2
单位
pF
兆赫
2.6
65
130
3.通用电气规格
参数
电源电流（负载
输出）
工作电压
输出时钟占空比
短路电流
符号
I
DD
V
DD
条件
PECL / LVDS
@ 1.25V （ LVDS ）
@ V
DD
- 1.3V （ PECL ）
分钟。
典型值。
马克斯。
100/80
单位
mA
V
%
mA
2.97
45
45
50
50
±50
3.63
55
55
4.抖动规范
参数
周期抖动均方根
周期抖动的峰 - 峰
集成RMS抖动
条件
77.76MHz
77.76MHz
集成的12 kHz至20 MHz的在77.76MHz
分钟。
典型值。
2.5
18.5
0.5
马克斯。
单位
ps
ps
ps
5.相位噪声指标
参数
噪音相对相位
载波
频率
77.76MHz
@10Hz
-75
@100Hz
-95
@1kHz
-125
@10kHz
-145
@100kHz
-155
单位
dBc的/赫兹
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转04年11月9日第2页
PLL620-30
PECL和LVDS低相位噪声XO （ 32.5至为130MHz输出）
6. LVDS电气特性
参数
输出电压差
V
DD
幅度变化
输出高电压
输出低电压
失调电压
偏移幅度变化
关机泄漏
输出短路电流
符号
V
OD
V
OD
V
OH
V
OL
V
OS
V
OS
I
OXD
I
OSD
条件
分钟。
247
-50
典型值。
355
1.4
1.1
1.2
3
±1
-5.7
马克斯。
454
50
1.6
1.375
25
±10
-8
单位
mV
mV
V
V
V
mV
uA
mA
R
L
= 100
（见图）
0.9
1.125
0
V
OUT
= V
DD
或GND
V
DD
= 0V
7. LVDS开关特性
参数
差分时钟上升时间
差分时钟下降时间
LVDS电平测试电路
OUT
符号
t
r
t
f
条件
R
L
= 100
C
L
= 10 pF的
（见图）
分钟。
0.2
0.2
典型值。
0.7
0.7
马克斯。
1.0
1.0
单位
ns
ns
LVDS转换电路测试
OUT
C
L
= 10pF的
50
V
OD
V
OS
V
差异
R
L
= 100
50
C
L
= 10pF的
OUT
OUT
LVDS Transistion时间波形
OUT
0V （差分）
OUT
80%
V
差异
20%
0V
80%
20%
t
R
t
F
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转04年11月9日第3页
PLL620-30
PECL和LVDS低相位噪声XO （ 32.5至为130MHz输出）
8. PECL电气特性
参数
输出高电压
输出低电压
符号
V
OH
V
OL
条件
R
L
= 50
到（Ⅴ
DD
– 2V)
（见图）
分钟。
V
DD
– 1.025
V
DD
– 1.900
马克斯。
V
DD
– 0.750
V
DD
– 1.620
单位
V
V
9. PECL开关特性
参数
时钟上升时间
时钟下降时间
符号
t
r
t
f
条件
在20 /80％ - PECL电
@二十○分之八十零％ - PECL
分钟。
0.3
0.3
典型值。
0.6
0.5
马克斯。
1.5
1.5
单位
ns
ns
PECL电平测试电路
OUT
VDD
OUT
PECL输出偏斜
50
2.0V
50%
50
OUT
OUT
t
SKEW
PECL Transistion时间波形
占空比
45 - 55%
55 - 45%
OUT
80%
50%
20%
OUT
t
R
t
F
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转04年11月9日第4页
PLL620-30
PECL和LVDS低相位噪声XO （ 32.5至为130MHz输出）
垫分配
垫＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
名字
可选GND
可选GND
可选GND
可选GND
GND
版权所有
可选GNDBUF
GNDBUF
OUTSEL
LVDS
PECL
VDDBUF
可选VDDBUF
PECLB
LVDSB
没有连接
GNDBUF
版权所有
版权所有
没有连接
可选的VDD
可选的VDD
VDD
可选的VDD
OESEL
XIN
XOUT
没有连接
S2
OE_CTRL
没有连接
X（ μm）的
248
361
473
587
702
874
1042
1171
1400
1400
1400
1400
1400
1400
1400
1400
1389
1232
1042
854
659
559
459
358
194
109
109
109
109
109
109
Y（微米）
109
109
109
109
109
109
109
109
125
259
476
616
716
871
1089
1227
1365
1365
1365
1365
1365
1365
1365
1365
1365
1223
1017
858
646
397
181
可选地。
可选地。
可选地。
可选地。
地面上。
留作将来使用。
可选地，缓冲电路。
地面，缓冲电路。
输出类型选择。内部上拉。见输出
选择和启用表第1页内部上拉
了。
LVDS输出。
PECL输出。
电源，缓冲电路。
可选的电源，缓冲电路。
互补PECL输出。
互补的LVDS输出。
未连接。
地面，缓冲电路。
留作将来使用。
留作将来使用。
未连接。
可选的电源。
可选的电源。
电源。
可选的电源。
使用PECL和CMOS逻辑OE之间进行选择
的水平。见输出选择和启用表
第1页内部上拉
晶振输入。见第2页上的晶体规格。
晶振输出。见第2页上的晶体规格。
未连接。
用来选择输出分频器。内部上拉。
用于使能/禁止输出（多个） 。见输出
选择和启用表第1页。
未连接。
描述
注意：为最佳的相位噪声性能，建议粘结所有可选VDD和GND焊盘。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转04年11月9日第5页
PLL620-30
PECL和LVDS低相位噪声XO （ 32.5至为130MHz输出）
特点
以65MHz的晶振为130MHz的输入。
输出范围： 32.5MHz - 为130MHz （无PLL） 。
低功耗注入水晶， 50uW 。
互补输出： PECL或LVDS 。
可选OE逻辑
支持2.5V或3.3V电源。
可提供裸片形式。
厚度为10密耳。
62万
模具结构
65万
版权所有
版权所有
OESEL ^
VDD
VDD
VDD
VDD
N / C
(1550,1475)
17
16
25
24
23
22
21
20
19
18
GNDBUF
N / C
LVDSB
PECLB
VDDBUF
VDDBUF
PECL
LVDS
OUTSEL ^
XIN
XOUT
N / C
S2^
OE
CTRL
N / C
26
27
死ID ：
A2020-20A
15
28
14
描述
该PLL620-30是XO集成电路专门设计
开车根本的还是3
rd
OT晶体的65MHz至
为130MHz ，具有可选的PECL或LVDS输出和
OE逻辑（启用高或启用低） 。它的设计是
优化容忍极间的高限
电容和电容结合，以提高
产量。它实现了非常低的电流流入晶体
导致更好的整体稳定性。
13
29
12
11
30
C502A
31
1
2
3
4
5
6
7
8
10
9
版权所有
Y
(0,0)
X
DIE规格
名字
SIZE
背面
焊盘尺寸
厚度
价值
62 ×65万
GND
80微米×80微米
10 MIL
输出选择和启用
OUTSEL
（垫＃ 9 ）
0
1
选定的输出
LVDS
PECL （默认）
OESEL
（垫＃ 25 ）
0
1（默认）
框图
OE
Q
XIN
XOUT
振荡器
扩音器
OE_CTRL
（垫＃ 30 ）
0
1
0
1
状态
三州
输出启用（默认）
输出启用（默认）
三州
垫＃ 9 ， ＃ 25 ：债券至GND，设置为“0” 。内部上拉。
垫＃ 30 ：通过PECL电平定义的逻辑状态，如果OESEL为“1”
通过CMOS电平的定义，如果OESEL为“0”的逻辑状态
Q
输出频率选择
PLL620-30
S2
0
1(Default)*
*通过内部60K设置为“默认”
产量
Input/2
输入
上拉电阻
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转04年11月9日第1页
GNDBUF
GNDBUF
GND
GND
GND
GND
GND
PLL620-30
电气规格
1.绝对最大额定值
参数
电源电压
输入电压， DC
输出电压，直流
储存温度
工作环境温度*
结温
焊接温度（焊接， 10秒）
ESD保护，人体模型
PECL和LVDS低相位噪声XO （ 32.5至为130MHz输出）
符号
V
DD
V
I
V
O
T
S
T
A
T
J
分钟。
-0.5
-0.5
-65
-40
马克斯。
4.6
V
DD
+0.5
V
DD
+0.5
150
85
125
260
2
单位
V
V
V
°C
°C
°C
°C
kV
超出长时间最大额定值所指明的限制条件下的曝光装置的可能会造成永久性的损坏
装置，并影响了产品的可靠性。这些条件表示在这些或任何其它的应力只等级，并且该器件的功能性操作
上述本说明书中提到的操作限制条件是不是暗示。
*
注意：
工作温度是由设计，所有部件（商业和工业）保证，但测试的唯一的商业档次。
2.水晶规格
参数
内置电容
极间电容
振荡频率
符号
CX +
CX-
C
0
OF
条件
65MHz的要为130MHz
(VDD=3.3V)
基金。
分钟。
典型值。
马克斯。
2
2
单位
pF
兆赫
2.6
65
130
3.通用电气规格
参数
电源电流（负载
输出）
工作电压
输出时钟占空比
短路电流
符号
I
DD
V
DD
条件
PECL / LVDS
@ 1.25V （ LVDS ）
@ V
DD
- 1.3V （ PECL ）
分钟。
典型值。
马克斯。
100/80
单位
mA
V
%
mA
2.97
45
45
50
50
±50
3.63
55
55
4.抖动规范
参数
周期抖动均方根
周期抖动的峰 - 峰
集成RMS抖动
条件
77.76MHz
77.76MHz
集成的12 kHz至20 MHz的在77.76MHz
分钟。
典型值。
2.5
18.5
0.5
马克斯。
单位
ps
ps
ps
5.相位噪声指标
参数
噪音相对相位
载波
频率
77.76MHz
@10Hz
-75
@100Hz
-95
@1kHz
-125
@10kHz
-145
@100kHz
-155
单位
dBc的/赫兹
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转04年11月9日第2页
PLL620-30
PECL和LVDS低相位噪声XO （ 32.5至为130MHz输出）
6. LVDS电气特性
参数
输出电压差
V
DD
幅度变化
输出高电压
输出低电压
失调电压
偏移幅度变化
关机泄漏
输出短路电流
符号
V
OD
V
OD
V
OH
V
OL
V
OS
V
OS
I
OXD
I
OSD
条件
分钟。
247
-50
典型值。
355
1.4
1.1
1.2
3
±1
-5.7
马克斯。
454
50
1.6
1.375
25
±10
-8
单位
mV
mV
V
V
V
mV
uA
mA
R
L
= 100
（见图）
0.9
1.125
0
V
OUT
= V
DD
或GND
V
DD
= 0V
7. LVDS开关特性
参数
差分时钟上升时间
差分时钟下降时间
LVDS电平测试电路
OUT
符号
t
r
t
f
条件
R
L
= 100
C
L
= 10 pF的
（见图）
分钟。
0.2
0.2
典型值。
0.7
0.7
马克斯。
1.0
1.0
单位
ns
ns
LVDS转换电路测试
OUT
C
L
= 10pF的
50
V
OD
V
OS
V
差异
R
L
= 100
50
C
L
= 10pF的
OUT
OUT
LVDS Transistion时间波形
OUT
0V （差分）
OUT
80%
V
差异
20%
0V
80%
20%
t
R
t
F
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转04年11月9日第3页
PLL620-30
PECL和LVDS低相位噪声XO （ 32.5至为130MHz输出）
8. PECL电气特性
参数
输出高电压
输出低电压
符号
V
OH
V
OL
条件
R
L
= 50
到（Ⅴ
DD
– 2V)
（见图）
分钟。
V
DD
– 1.025
V
DD
– 1.900
马克斯。
V
DD
– 0.750
V
DD
– 1.620
单位
V
V
9. PECL开关特性
参数
时钟上升时间
时钟下降时间
符号
t
r
t
f
条件
在20 /80％ - PECL电
@二十○分之八十零％ - PECL
分钟。
0.3
0.3
典型值。
0.6
0.5
马克斯。
1.5
1.5
单位
ns
ns
PECL电平测试电路
OUT
VDD
OUT
PECL输出偏斜
50
2.0V
50%
50
OUT
OUT
t
SKEW
PECL Transistion时间波形
占空比
45 - 55%
55 - 45%
OUT
80%
50%
20%
OUT
t
R
t
F
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转04年11月9日第4页
PLL620-30
PECL和LVDS低相位噪声XO （ 32.5至为130MHz输出）
垫分配
垫＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
名字
可选GND
可选GND
可选GND
可选GND
GND
版权所有
可选GNDBUF
GNDBUF
OUTSEL
LVDS
PECL
VDDBUF
可选VDDBUF
PECLB
LVDSB
没有连接
GNDBUF
版权所有
版权所有
没有连接
可选的VDD
可选的VDD
VDD
可选的VDD
OESEL
XIN
XOUT
没有连接
S2
OE_CTRL
没有连接
X（ μm）的
248
361
473
587
702
874
1042
1171
1400
1400
1400
1400
1400
1400
1400
1400
1389
1232
1042
854
659
559
459
358
194
109
109
109
109
109
109
Y（微米）
109
109
109
109
109
109
109
109
125
259
476
616
716
871
1089
1227
1365
1365
1365
1365
1365
1365
1365
1365
1365
1223
1017
858
646
397
181
可选地。
可选地。
可选地。
可选地。
地面上。
留作将来使用。
可选地，缓冲电路。
地面，缓冲电路。
输出类型选择。内部上拉。见输出
选择和启用表第1页内部上拉
了。
LVDS输出。
PECL输出。
电源，缓冲电路。
可选的电源，缓冲电路。
互补PECL输出。
互补的LVDS输出。
未连接。
地面，缓冲电路。
留作将来使用。
留作将来使用。
未连接。
可选的电源。
可选的电源。
电源。
可选的电源。
使用PECL和CMOS逻辑OE之间进行选择
的水平。见输出选择和启用表
第1页内部上拉
晶振输入。见第2页上的晶体规格。
晶振输出。见第2页上的晶体规格。
未连接。
用来选择输出分频器。内部上拉。
用于使能/禁止输出（多个） 。见输出
选择和启用表第1页。
未连接。
描述
注意：为最佳的相位噪声性能，建议粘结所有可选VDD和GND焊盘。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转04年11月9日第5页
QQ：2880707522 复制
