PLL620-05/-06/-07/-08/-09
低相位噪声XO与乘数（用于100-200MHz基金或3rdOT XTAL）
通用低相位噪声的IC
特点
100MHz至200MHz的基本或3
rd
泛音晶体。
输出范围： 100 - 200MHz的（无乘法） ，
200 - 400MHz的（ 2倍乘数） ， 400 - 700MHz的（4倍
乘数） ，或800MHz的1GHz的（仅PLL620-09 ，支持8倍
乘数） 。
CMOS （标准驱动PLL620-07或可选
驱动PLL620-06 ） ， PECL （启用低PLL620-08
或启用高PLL620-05 ）或LVDS输出
(PLL620-09).
支持3.3V电源供电。
采用16引脚封装（TSSOP或3x3mm的QFN ）
注： PLL620-06在3x3mm的才有效。
注： PLL620-07采用TSSOP才可用。
引脚配置
（ TOP VIEW ）
VDD
XIN
XOUT
SEL3^
SEL2^
OE
GND
GND
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
SEL0^
SEL1^
GND
CLKC
VDD
CLKT
GND
GND
PLL 620-0x
DNC /
DRIVSEL *
SEL0^
10
描述
该PLL620-0x系列XO集成电路是专门
设计具有高频率的基本工作
第三泛音晶体。其低抖动和低
相位噪声性能使其非常适合
高频XO的要求。他们实现非常
低电流流入导致更好的整体晶体
稳定。
XIN
XOUT
SEL2^
OE
13
14
15
16
12
11
SEL1^
9
VDD
8
7
6
5
GND
CLKC
VDD
CLKT
PLL620-0x
1
2
3
4
GND
GND
GND
框图
SEL
OE
PLL
（相
锁定
环）
^ ：内部上拉
*： PLL620-06 12脚输出驱动器选择（ DRIVSEL ）
（ 0为高驱动CMOS ， 1为标准驱动CMOS ）
该引脚保持“不连接（ DNC ） ”的PLL620-05 / 07 /08/ 09
输出使能逻辑电平
产品编号
OE
状态
Q
Q
X+
X-
振荡器
扩音器
PLL620-08
PLL620-05
PLL620-06
PLL620-07
PLL620-09
0
（默认）
1
0
1
（默认）
输出启用
三州
三州
输出启用
PLL旁路
OE输入：通过PECL电平PLL620-08定义的逻辑状态
通过CMOS电平PLL620-05 / -06 /定义的逻辑状态 -
07/-09
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年11月1日第1页
GND
PLL620-05/-06/-07/-08/-09
低相位噪声XO与乘数（用于100-200MHz基金或3rdOT XTAL）
通用低相位噪声的IC
引脚说明
名字
VDD
XIN
XOUT
OE
GND
TSSOP *
引脚数
1, 12
2
3
6
7,8,9, 10, 14
采用3x3mm QFN *
引脚数
6,11
13
14
16
1,2,3,4,8
TYPE
P
I
I
I
P
+ 3.3V电源。
晶振输入。看到水晶规格第3页。
晶振输出。看到水晶规格第3页。
输出使能。
地（除了在PLL620-06销12 ： DRIVSEL见下文）。
PLL620-06只：驱动器选择输入。该引脚具有内部
拉那将默认DRIVSEL为'1'时，不连接到
GND 。 PLL620-06的CMOS输出高电平驱动CMOS
当DRIVSEL被设置为'0' ，并且将标准CMOS
否则。该引脚保持“不连接（ DNC ） ”的
PLL620-05/07/08/09.
真正的输出PECL （ PLL620-08 ）或LVDS （ PLL620-09 ）
（N / C为PLL620-07 ）
互补输出PECL （ PLL620-08 ）或LVDS （ PLL620-
09)
（ CMOS出来PLL620-07 ） 。
乘数选择引脚。这些引脚有一个内部上拉
这将默认SEL为“1”时，没有连接到GND 。
描述
DRIVSEL **
-
12
I
CLKT
CLKC
SEL0
SEL1
SEL2
SEL3
11
13
16
15
5
4
5
7
10
9
15
无法使用
O
O
I
I
I
I
*
注： PLL620-06在3x3mm的QFN仅， PLL620-07采用TSSOP才可用。
**注： DRIVSEL引脚12上PLL620-06只。该引脚保持“不连接（ DNC ） ”的PLL620-05 / 07 /08/ 09
频率选择表
SEL3
0
1
1
1
SEL2
0
0
1
1
SEL1
1
1
1
1
SEL0
1
1
0
1
散热片×4
散热片×2
无乘法
选择的乘数
鳍×8 （ PLL620-09只）
注意：
SEL3中不可用（始终为“ 1”）在3x3mm的包
所有引脚都具有内部上拉电阻（默认值是1 ） 。连接至GND，设置为0 。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年11月1日第2页
PLL620-05/-06/-07/-08/-09
低相位噪声XO与乘数（用于100-200MHz基金或3rdOT XTAL）
通用低相位噪声的IC
电气规格
1.绝对最大额定值
参数
电源电压
输入电压， DC
输出电压，直流
储存温度
工作环境温度*
结温
焊接温度（焊接， 10秒）
ESD保护，人体模型
符号
V
DD
V
I
V
O
T
S
T
A
T
J
分钟。
-0.5
-0.5
-65
-40
马克斯。
4.6
V
DD
+0.5
V
DD
+0.5
150
85
125
260
2
单位
V
V
V
°C
°C
°C
°C
kV
超出长时间最大额定值所指明的限制条件下的曝光装置的可能会造成永久性的损坏
装置，并影响了产品的可靠性。这些条件表示在这些或任何其它的应力只等级，并且该器件的功能性操作
上述本说明书中提到的操作限制条件是不是暗示。
*
注意：
工作温度是由设计，所有部件（商业和工业）保证，但测试的唯一的商业档次。
2.水晶规格
参数
晶体谐振器频率
水晶装载评级
极间电容
推荐ESR
符号
F
XIN
C
L（ XTAL ）
C
0
R
E
条件
根本的还是3
rd
泛音*
分钟。
100
5
AT切割
5
30
典型值。
马克斯。
200
单位
兆赫
pF
pF
*注意：
3
R D所
泛音晶体需要XIN和XOUT之间的外部电阻，以防止基本的振荡。
3.通用电气规格
参数
电源电流（负载
输出）
工作电压
输出时钟占空比
短路电流
符号
I
DD
V
DD
@ 50% V
DD
（ CMOS）的
@ 1.25V （ LVDS ）
@ V
DD
- 1.3V （ PECL ）
条件
PECL / LVDS / CMOS
2.97
45
45
45
50
50
50
±50
分钟。
典型值。
马克斯。
100/80/40
3.63
55
55
55
单位
mA
V
%
mA
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年11月1日第3页
PLL620-05/-06/-07/-08/-09
低相位噪声XO与乘数（用于100-200MHz基金或3rdOT XTAL）
通用低相位噪声的IC
4.抖动规范
参数
周期抖动均方根
周期抖动的峰 - 峰
累计RMS抖动
累积抖动峰 - 峰值
随机抖动
集成RMS抖动在155MHz的
周期抖动均方根
周期抖动的峰 - 峰
累计RMS抖动
累积抖动峰 - 峰值
随机抖动
集成RMS抖动在622MHz
条件
在155.52MHz ，与去耦电容
之间VDD和GND 。逾万
周期
在155.52MHz ，与去耦电容
之间VDD和GND 。超过100万
周期。
在韦夫克雷斯特SIA 3000测量“ RJ ”
集成12千赫至20兆赫
在622.08MHz的，与去耦电容
之间VDD和GND 。逾万
周期
在622.08MHz的，与去耦电容
之间VDD和GND 。超过100万
周期。
在韦夫克雷斯特SIA 3000测量“ RJ ”
集成12千赫至20兆赫
分钟。
典型值。
2.5
18.5
2.5
24
2.5
0.3
11
45
11
24
3
1.6
马克斯。
20
27
0.4
49
27
1.8
单位
ps
ps
ps
ps
ps
ps
ps
ps
5.相位噪声指标
参数
噪音相对相位
载波
频率
155.52MHz
622.08MHz
@10Hz
-75
-75
@100Hz
-95
-95
@1kHz
-125
-110
@10kHz
-140
-125
@100kHz
-145
-120
单位
dBc的/赫兹
6. CMOS电气规格
参数
输出驱动电流
（高驱动）
输出驱动电流
（标准驱动器）
输出时钟的上升/下降时间
（标准驱动器）
输出时钟的上升/下降时间
（高驱动）
符号
I
OH
I
OL
I
OH
I
OL
条件
V
OH
= V
DD
-0.4V, V
DD
=3.3V
V
OL
= 0.4V, V
DD
= 3.3V
V
OH
= V
DD
-0.4V, V
DD
=3.3V
V
OL
= 0.4V, V
DD
= 3.3V
0.3V 3.0V与15 pF负载
0.3V 3.0V与15 pF负载
分钟。
30
30
10
10
典型值。
马克斯。
单位
mA
mA
mA
mA
2.4
1.2
ns
*注：高驱动CMOS是12引脚上提供PLL620-06通过DRIVSEL选择输入。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年11月1日第4页
PLL620-05/-06/-07/-08/-09
低相位噪声XO与乘数（用于100-200MHz基金或3rdOT XTAL）
通用低相位噪声的IC
7. LVDS电气特性
参数
输出电压差
V
DD
幅度变化
输出高电压
输出低电压
失调电压
偏移幅度变化
关机泄漏
输出短路电流
符号
V
OD
V
OD
V
OH
V
OL
V
OS
V
OS
I
OXD
I
OSD
V
OUT
= V
DD
或GND
V
DD
= 0V
R
L
= 100
（见图）
条件
分钟。
247
-50
1.4
0.9
1.125
0
1.1
1.2
3
±1
-5.7
1.375
25
±10
-8
典型值。
355
马克斯。
454
50
1.6
单位
mV
mV
V
V
V
mV
uA
mA
8. LVDS开关特性
参数
差分时钟上升时间
差分时钟下降时间
LVDS电平测试电路
OUT
符号
t
r
t
f
条件
R
L
= 100
C
L
= 10 pF的
（见图）
分钟。
0.2
0.2
典型值。
0.7
0.7
马克斯。
1.0
1.0
单位
ns
ns
LVDS转换电路测试
OUT
50
C
L
= 10pF的
V
OD
V
OS
V
差异
R
L
= 100
50
C
L
= 10pF的
OUT
OUT
LVDS Transistion时间波形
OUT
0V （差分）
OUT
80%
V
差异
20%
0V
80%
20%
t
R
t
F
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年11月1日第5页
PLL620-05/-06/-07/-08/-09
低相位噪声XO与乘数（用于100-200MHz基金或3rdOT XTAL）
通用低相位噪声的IC
特点
100MHz至200MHz的基本或3
rd
泛音晶体。
输出范围： 100 - 200MHz的（无乘法） ，
200 - 400MHz的（ 2倍乘数） ， 400 - 700MHz的（4倍
乘数） ，或800MHz的1GHz的（仅PLL620-09 ，支持8倍
乘数） 。
CMOS （标准驱动PLL620-07或可选
驱动PLL620-06 ） ， PECL （启用低PLL620-08
或启用高PLL620-05 ）或LVDS输出
(PLL620-09).
支持3.3V电源供电。
采用16引脚封装（TSSOP或3x3mm的QFN ）
注： PLL620-06在3x3mm的才有效。
注： PLL620-07采用TSSOP才可用。
引脚配置
（ TOP VIEW ）
VDD
XIN
XOUT
SEL3^
SEL2^
OE
GND
GND
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
SEL0^
SEL1^
GND
CLKC
VDD
CLKT
GND
GND
PLL 620-0x
DNC /
DRIVSEL *
SEL0^
10
描述
该PLL620-0x系列XO集成电路是专门
设计具有高频率的基本工作
第三泛音晶体。其低抖动和低
相位噪声性能使其非常适合
高频XO的要求。他们实现非常
低电流流入导致更好的整体晶体
稳定。
XIN
XOUT
SEL2^
OE
13
14
15
16
12
11
SEL1^
9
VDD
8
7
6
5
GND
CLKC
VDD
CLKT
PLL620-0x
1
2
3
4
GND
GND
GND
框图
SEL
OE
PLL
（相
锁定
环）
^ ：内部上拉
*： PLL620-06 12脚输出驱动器选择（ DRIVSEL ）
（ 0为高驱动CMOS ， 1为标准驱动CMOS ）
该引脚保持“不连接（ DNC ） ”的PLL620-05 / 07 /08/ 09
输出使能逻辑电平
产品编号
OE
状态
Q
Q
X+
X-
振荡器
扩音器
PLL620-08
PLL620-05
PLL620-06
PLL620-07
PLL620-09
0
（默认）
1
0
1
（默认）
输出启用
三州
三州
输出启用
PLL旁路
OE输入：通过PECL电平PLL620-08定义的逻辑状态
通过CMOS电平PLL620-05 / -06 /定义的逻辑状态 -
07/-09
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年11月1日第1页
GND
PLL620-05/-06/-07/-08/-09
低相位噪声XO与乘数（用于100-200MHz基金或3rdOT XTAL）
通用低相位噪声的IC
引脚说明
名字
VDD
XIN
XOUT
OE
GND
TSSOP *
引脚数
1, 12
2
3
6
7,8,9, 10, 14
采用3x3mm QFN *
引脚数
6,11
13
14
16
1,2,3,4,8
TYPE
P
I
I
I
P
+ 3.3V电源。
晶振输入。看到水晶规格第3页。
晶振输出。看到水晶规格第3页。
输出使能。
地（除了在PLL620-06销12 ： DRIVSEL见下文）。
PLL620-06只：驱动器选择输入。该引脚具有内部
拉那将默认DRIVSEL为'1'时，不连接到
GND 。 PLL620-06的CMOS输出高电平驱动CMOS
当DRIVSEL被设置为'0' ，并且将标准CMOS
否则。该引脚保持“不连接（ DNC ） ”的
PLL620-05/07/08/09.
真正的输出PECL （ PLL620-08 ）或LVDS （ PLL620-09 ）
（N / C为PLL620-07 ）
互补输出PECL （ PLL620-08 ）或LVDS （ PLL620-
09)
（ CMOS出来PLL620-07 ） 。
乘数选择引脚。这些引脚有一个内部上拉
这将默认SEL为“1”时，没有连接到GND 。
描述
DRIVSEL **
-
12
I
CLKT
CLKC
SEL0
SEL1
SEL2
SEL3
11
13
16
15
5
4
5
7
10
9
15
无法使用
O
O
I
I
I
I
*
注： PLL620-06在3x3mm的QFN仅， PLL620-07采用TSSOP才可用。
**注： DRIVSEL引脚12上PLL620-06只。该引脚保持“不连接（ DNC ） ”的PLL620-05 / 07 /08/ 09
频率选择表
SEL3
0
1
1
1
SEL2
0
0
1
1
SEL1
1
1
1
1
SEL0
1
1
0
1
散热片×4
散热片×2
无乘法
选择的乘数
鳍×8 （ PLL620-09只）
注意：
SEL3中不可用（始终为“ 1”）在3x3mm的包
所有引脚都具有内部上拉电阻（默认值是1 ） 。连接至GND，设置为0 。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年11月1日第2页
PLL620-05/-06/-07/-08/-09
低相位噪声XO与乘数（用于100-200MHz基金或3rdOT XTAL）
通用低相位噪声的IC
电气规格
1.绝对最大额定值
参数
电源电压
输入电压， DC
输出电压，直流
储存温度
工作环境温度*
结温
焊接温度（焊接， 10秒）
ESD保护，人体模型
符号
V
DD
V
I
V
O
T
S
T
A
T
J
分钟。
-0.5
-0.5
-65
-40
马克斯。
4.6
V
DD
+0.5
V
DD
+0.5
150
85
125
260
2
单位
V
V
V
°C
°C
°C
°C
kV
超出长时间最大额定值所指明的限制条件下的曝光装置的可能会造成永久性的损坏
装置，并影响了产品的可靠性。这些条件表示在这些或任何其它的应力只等级，并且该器件的功能性操作
上述本说明书中提到的操作限制条件是不是暗示。
*
注意：
工作温度是由设计，所有部件（商业和工业）保证，但测试的唯一的商业档次。
2.水晶规格
参数
晶体谐振器频率
水晶装载评级
极间电容
推荐ESR
符号
F
XIN
C
L（ XTAL ）
C
0
R
E
条件
根本的还是3
rd
泛音*
分钟。
100
5
AT切割
5
30
典型值。
马克斯。
200
单位
兆赫
pF
pF
*注意：
3
R D所
泛音晶体需要XIN和XOUT之间的外部电阻，以防止基本的振荡。
3.通用电气规格
参数
电源电流（负载
输出）
工作电压
输出时钟占空比
短路电流
符号
I
DD
V
DD
@ 50% V
DD
（ CMOS）的
@ 1.25V （ LVDS ）
@ V
DD
- 1.3V （ PECL ）
条件
PECL / LVDS / CMOS
2.97
45
45
45
50
50
50
±50
分钟。
典型值。
马克斯。
100/80/40
3.63
55
55
55
单位
mA
V
%
mA
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年11月1日第3页
PLL620-05/-06/-07/-08/-09
低相位噪声XO与乘数（用于100-200MHz基金或3rdOT XTAL）
通用低相位噪声的IC
4.抖动规范
参数
周期抖动均方根
周期抖动的峰 - 峰
累计RMS抖动
累积抖动峰 - 峰值
随机抖动
集成RMS抖动在155MHz的
周期抖动均方根
周期抖动的峰 - 峰
累计RMS抖动
累积抖动峰 - 峰值
随机抖动
集成RMS抖动在622MHz
条件
在155.52MHz ，与去耦电容
之间VDD和GND 。逾万
周期
在155.52MHz ，与去耦电容
之间VDD和GND 。超过100万
周期。
在韦夫克雷斯特SIA 3000测量“ RJ ”
集成12千赫至20兆赫
在622.08MHz的，与去耦电容
之间VDD和GND 。逾万
周期
在622.08MHz的，与去耦电容
之间VDD和GND 。超过100万
周期。
在韦夫克雷斯特SIA 3000测量“ RJ ”
集成12千赫至20兆赫
分钟。
典型值。
2.5
18.5
2.5
24
2.5
0.3
11
45
11
24
3
1.6
马克斯。
20
27
0.4
49
27
1.8
单位
ps
ps
ps
ps
ps
ps
ps
ps
5.相位噪声指标
参数
噪音相对相位
载波
频率
155.52MHz
622.08MHz
@10Hz
-75
-75
@100Hz
-95
-95
@1kHz
-125
-110
@10kHz
-140
-125
@100kHz
-145
-120
单位
dBc的/赫兹
6. CMOS电气规格
参数
输出驱动电流
（高驱动）
输出驱动电流
（标准驱动器）
输出时钟的上升/下降时间
（标准驱动器）
输出时钟的上升/下降时间
（高驱动）
符号
I
OH
I
OL
I
OH
I
OL
条件
V
OH
= V
DD
-0.4V, V
DD
=3.3V
V
OL
= 0.4V, V
DD
= 3.3V
V
OH
= V
DD
-0.4V, V
DD
=3.3V
V
OL
= 0.4V, V
DD
= 3.3V
0.3V 3.0V与15 pF负载
0.3V 3.0V与15 pF负载
分钟。
30
30
10
10
典型值。
马克斯。
单位
mA
mA
mA
mA
2.4
1.2
ns
*注：高驱动CMOS是12引脚上提供PLL620-06通过DRIVSEL选择输入。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年11月1日第4页
PLL620-05/-06/-07/-08/-09
低相位噪声XO与乘数（用于100-200MHz基金或3rdOT XTAL）
通用低相位噪声的IC
7. LVDS电气特性
参数
输出电压差
V
DD
幅度变化
输出高电压
输出低电压
失调电压
偏移幅度变化
关机泄漏
输出短路电流
符号
V
OD
V
OD
V
OH
V
OL
V
OS
V
OS
I
OXD
I
OSD
V
OUT
= V
DD
或GND
V
DD
= 0V
R
L
= 100
（见图）
条件
分钟。
247
-50
1.4
0.9
1.125
0
1.1
1.2
3
±1
-5.7
1.375
25
±10
-8
典型值。
355
马克斯。
454
50
1.6
单位
mV
mV
V
V
V
mV
uA
mA
8. LVDS开关特性
参数
差分时钟上升时间
差分时钟下降时间
LVDS电平测试电路
OUT
符号
t
r
t
f
条件
R
L
= 100
C
L
= 10 pF的
（见图）
分钟。
0.2
0.2
典型值。
0.7
0.7
马克斯。
1.0
1.0
单位
ns
ns
LVDS转换电路测试
OUT
50
C
L
= 10pF的
V
OD
V
OS
V
差异
R
L
= 100
50
C
L
= 10pF的
OUT
OUT
LVDS Transistion时间波形
OUT
0V （差分）
OUT
80%
V
差异
20%
0V
80%
20%
t
R
t
F
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年11月1日第5页
PLL620-05/-06/-07/-08/-09
低相位噪声XO与乘数（用于100-200MHz基金或3rdOT XTAL）
通用低相位噪声的IC
特点
100MHz至200MHz的基本或3
rd
泛音晶体。
输出范围： 100 - 200MHz的（无乘法） ，
200 - 400MHz的（ 2倍乘数） ， 400 - 700MHz的（4倍
乘数） ，或800MHz的1GHz的（仅PLL620-09 ，支持8倍
乘数） 。
CMOS （标准驱动PLL620-07或可选
驱动PLL620-06 ） ， PECL （启用低PLL620-08
或启用高PLL620-05 ）或LVDS输出
(PLL620-09).
支持3.3V电源供电。
采用16引脚封装（TSSOP或3x3mm的QFN ）
注： PLL620-06在3x3mm的才有效。
注： PLL620-07采用TSSOP才可用。
引脚配置
（ TOP VIEW ）
VDD
XIN
XOUT
SEL3^
SEL2^
OE
GND
GND
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
SEL0^
SEL1^
GND
CLKC
VDD
CLKT
GND
GND
PLL 620-0x
DNC /
DRIVSEL *
SEL0^
10
描述
该PLL620-0x系列XO集成电路是专门
设计具有高频率的基本工作
第三泛音晶体。其低抖动和低
相位噪声性能使其非常适合
高频XO的要求。他们实现非常
低电流流入导致更好的整体晶体
稳定。
XIN
XOUT
SEL2^
OE
13
14
15
16
12
11
SEL1^
9
VDD
8
7
6
5
GND
CLKC
VDD
CLKT
PLL620-0x
1
2
3
4
GND
GND
GND
框图
SEL
OE
PLL
（相
锁定
环）
^ ：内部上拉
*： PLL620-06 12脚输出驱动器选择（ DRIVSEL ）
（ 0为高驱动CMOS ， 1为标准驱动CMOS ）
该引脚保持“不连接（ DNC ） ”的PLL620-05 / 07 /08/ 09
输出使能逻辑电平
产品编号
OE
状态
Q
Q
X+
X-
振荡器
扩音器
PLL620-08
PLL620-05
PLL620-06
PLL620-07
PLL620-09
0
（默认）
1
0
1
（默认）
输出启用
三州
三州
输出启用
PLL旁路
OE输入：通过PECL电平PLL620-08定义的逻辑状态
通过CMOS电平PLL620-05 / -06 /定义的逻辑状态 -
07/-09
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年11月1日第1页
GND
PLL620-05/-06/-07/-08/-09
低相位噪声XO与乘数（用于100-200MHz基金或3rdOT XTAL）
通用低相位噪声的IC
引脚说明
名字
VDD
XIN
XOUT
OE
GND
TSSOP *
引脚数
1, 12
2
3
6
7,8,9, 10, 14
采用3x3mm QFN *
引脚数
6,11
13
14
16
1,2,3,4,8
TYPE
P
I
I
I
P
+ 3.3V电源。
晶振输入。看到水晶规格第3页。
晶振输出。看到水晶规格第3页。
输出使能。
地（除了在PLL620-06销12 ： DRIVSEL见下文）。
PLL620-06只：驱动器选择输入。该引脚具有内部
拉那将默认DRIVSEL为'1'时，不连接到
GND 。 PLL620-06的CMOS输出高电平驱动CMOS
当DRIVSEL被设置为'0' ，并且将标准CMOS
否则。该引脚保持“不连接（ DNC ） ”的
PLL620-05/07/08/09.
真正的输出PECL （ PLL620-08 ）或LVDS （ PLL620-09 ）
（N / C为PLL620-07 ）
互补输出PECL （ PLL620-08 ）或LVDS （ PLL620-
09)
（ CMOS出来PLL620-07 ） 。
乘数选择引脚。这些引脚有一个内部上拉
这将默认SEL为“1”时，没有连接到GND 。
描述
DRIVSEL **
-
12
I
CLKT
CLKC
SEL0
SEL1
SEL2
SEL3
11
13
16
15
5
4
5
7
10
9
15
无法使用
O
O
I
I
I
I
*
注： PLL620-06在3x3mm的QFN仅， PLL620-07采用TSSOP才可用。
**注： DRIVSEL引脚12上PLL620-06只。该引脚保持“不连接（ DNC ） ”的PLL620-05 / 07 /08/ 09
频率选择表
SEL3
0
1
1
1
SEL2
0
0
1
1
SEL1
1
1
1
1
SEL0
1
1
0
1
散热片×4
散热片×2
无乘法
选择的乘数
鳍×8 （ PLL620-09只）
注意：
SEL3中不可用（始终为“ 1”）在3x3mm的包
所有引脚都具有内部上拉电阻（默认值是1 ） 。连接至GND，设置为0 。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年11月1日第2页
PLL620-05/-06/-07/-08/-09
低相位噪声XO与乘数（用于100-200MHz基金或3rdOT XTAL）
通用低相位噪声的IC
电气规格
1.绝对最大额定值
参数
电源电压
输入电压， DC
输出电压，直流
储存温度
工作环境温度*
结温
焊接温度（焊接， 10秒）
ESD保护，人体模型
符号
V
DD
V
I
V
O
T
S
T
A
T
J
分钟。
-0.5
-0.5
-65
-40
马克斯。
4.6
V
DD
+0.5
V
DD
+0.5
150
85
125
260
2
单位
V
V
V
°C
°C
°C
°C
kV
超出长时间最大额定值所指明的限制条件下的曝光装置的可能会造成永久性的损坏
装置，并影响了产品的可靠性。这些条件表示在这些或任何其它的应力只等级，并且该器件的功能性操作
上述本说明书中提到的操作限制条件是不是暗示。
*
注意：
工作温度是由设计，所有部件（商业和工业）保证，但测试的唯一的商业档次。
2.水晶规格
参数
晶体谐振器频率
水晶装载评级
极间电容
推荐ESR
符号
F
XIN
C
L（ XTAL ）
C
0
R
E
条件
根本的还是3
rd
泛音*
分钟。
100
5
AT切割
5
30
典型值。
马克斯。
200
单位
兆赫
pF
pF
*注意：
3
R D所
泛音晶体需要XIN和XOUT之间的外部电阻，以防止基本的振荡。
3.通用电气规格
参数
电源电流（负载
输出）
工作电压
输出时钟占空比
短路电流
符号
I
DD
V
DD
@ 50% V
DD
（ CMOS）的
@ 1.25V （ LVDS ）
@ V
DD
- 1.3V （ PECL ）
条件
PECL / LVDS / CMOS
2.97
45
45
45
50
50
50
±50
分钟。
典型值。
马克斯。
100/80/40
3.63
55
55
55
单位
mA
V
%
mA
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年11月1日第3页
PLL620-05/-06/-07/-08/-09
低相位噪声XO与乘数（用于100-200MHz基金或3rdOT XTAL）
通用低相位噪声的IC
4.抖动规范
参数
周期抖动均方根
周期抖动的峰 - 峰
累计RMS抖动
累积抖动峰 - 峰值
随机抖动
集成RMS抖动在155MHz的
周期抖动均方根
周期抖动的峰 - 峰
累计RMS抖动
累积抖动峰 - 峰值
随机抖动
集成RMS抖动在622MHz
条件
在155.52MHz ，与去耦电容
之间VDD和GND 。逾万
周期
在155.52MHz ，与去耦电容
之间VDD和GND 。超过100万
周期。
在韦夫克雷斯特SIA 3000测量“ RJ ”
集成12千赫至20兆赫
在622.08MHz的，与去耦电容
之间VDD和GND 。逾万
周期
在622.08MHz的，与去耦电容
之间VDD和GND 。超过100万
周期。
在韦夫克雷斯特SIA 3000测量“ RJ ”
集成12千赫至20兆赫
分钟。
典型值。
2.5
18.5
2.5
24
2.5
0.3
11
45
11
24
3
1.6
马克斯。
20
27
0.4
49
27
1.8
单位
ps
ps
ps
ps
ps
ps
ps
ps
5.相位噪声指标
参数
噪音相对相位
载波
频率
155.52MHz
622.08MHz
@10Hz
-75
-75
@100Hz
-95
-95
@1kHz
-125
-110
@10kHz
-140
-125
@100kHz
-145
-120
单位
dBc的/赫兹
6. CMOS电气规格
参数
输出驱动电流
（高驱动）
输出驱动电流
（标准驱动器）
输出时钟的上升/下降时间
（标准驱动器）
输出时钟的上升/下降时间
（高驱动）
符号
I
OH
I
OL
I
OH
I
OL
条件
V
OH
= V
DD
-0.4V, V
DD
=3.3V
V
OL
= 0.4V, V
DD
= 3.3V
V
OH
= V
DD
-0.4V, V
DD
=3.3V
V
OL
= 0.4V, V
DD
= 3.3V
0.3V 3.0V与15 pF负载
0.3V 3.0V与15 pF负载
分钟。
30
30
10
10
典型值。
马克斯。
单位
mA
mA
mA
mA
2.4
1.2
ns
*注：高驱动CMOS是12引脚上提供PLL620-06通过DRIVSEL选择输入。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年11月1日第4页
PLL620-05/-06/-07/-08/-09
低相位噪声XO与乘数（用于100-200MHz基金或3rdOT XTAL）
通用低相位噪声的IC
7. LVDS电气特性
参数
输出电压差
V
DD
幅度变化
输出高电压
输出低电压
失调电压
偏移幅度变化
关机泄漏
输出短路电流
符号
V
OD
V
OD
V
OH
V
OL
V
OS
V
OS
I
OXD
I
OSD
V
OUT
= V
DD
或GND
V
DD
= 0V
R
L
= 100
（见图）
条件
分钟。
247
-50
1.4
0.9
1.125
0
1.1
1.2
3
±1
-5.7
1.375
25
±10
-8
典型值。
355
马克斯。
454
50
1.6
单位
mV
mV
V
V
V
mV
uA
mA
8. LVDS开关特性
参数
差分时钟上升时间
差分时钟下降时间
LVDS电平测试电路
OUT
符号
t
r
t
f
条件
R
L
= 100
C
L
= 10 pF的
（见图）
分钟。
0.2
0.2
典型值。
0.7
0.7
马克斯。
1.0
1.0
单位
ns
ns
LVDS转换电路测试
OUT
50
C
L
= 10pF的
V
OD
V
OS
V
差异
R
L
= 100
50
C
L
= 10pF的
OUT
OUT
LVDS Transistion时间波形
OUT
0V （差分）
OUT
80%
V
差异
20%
0V
80%
20%
t
R
t
F
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年11月1日第5页
PLL620-05/-06/-07/-08/-09
低相位噪声XO与乘数（用于100-200MHz基金或3rdOT XTAL）
通用低相位噪声的IC
特点
100MHz至200MHz的基本或3
rd
泛音晶体。
输出范围： 100 - 200MHz的（无乘法） ，
200 - 400MHz的（ 2倍乘数） ， 400 - 700MHz的（4倍
乘数） ，或800MHz的1GHz的（仅PLL620-09 ，支持8倍
乘数） 。
CMOS （标准驱动PLL620-07或可选
驱动PLL620-06 ） ， PECL （启用低PLL620-08
或启用高PLL620-05 ）或LVDS输出
(PLL620-09).
支持3.3V电源供电。
采用16引脚封装（TSSOP或3x3mm的QFN ）
注： PLL620-06在3x3mm的才有效。
注： PLL620-07采用TSSOP才可用。
引脚配置
（ TOP VIEW ）
VDD
XIN
XOUT
SEL3^
SEL2^
OE
GND
GND
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
SEL0^
SEL1^
GND
CLKC
VDD
CLKT
GND
GND
PLL 620-0x
DNC /
DRIVSEL *
SEL0^
10
描述
该PLL620-0x系列XO集成电路是专门
设计具有高频率的基本工作
第三泛音晶体。其低抖动和低
相位噪声性能使其非常适合
高频XO的要求。他们实现非常
低电流流入导致更好的整体晶体
稳定。
XIN
XOUT
SEL2^
OE
13
14
15
16
12
11
SEL1^
9
VDD
8
7
6
5
GND
CLKC
VDD
CLKT
PLL620-0x
1
2
3
4
GND
GND
GND
框图
SEL
OE
PLL
（相
锁定
环）
^ ：内部上拉
*： PLL620-06 12脚输出驱动器选择（ DRIVSEL ）
（ 0为高驱动CMOS ， 1为标准驱动CMOS ）
该引脚保持“不连接（ DNC ） ”的PLL620-05 / 07 /08/ 09
输出使能逻辑电平
产品编号
OE
状态
Q
Q
X+
X-
振荡器
扩音器
PLL620-08
PLL620-05
PLL620-06
PLL620-07
PLL620-09
0
（默认）
1
0
1
（默认）
输出启用
三州
三州
输出启用
PLL旁路
OE输入：通过PECL电平PLL620-08定义的逻辑状态
通过CMOS电平PLL620-05 / -06 /定义的逻辑状态 -
07/-09
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年11月1日第1页
GND
PLL620-05/-06/-07/-08/-09
低相位噪声XO与乘数（用于100-200MHz基金或3rdOT XTAL）
通用低相位噪声的IC
引脚说明
名字
VDD
XIN
XOUT
OE
GND
TSSOP *
引脚数
1, 12
2
3
6
7,8,9, 10, 14
采用3x3mm QFN *
引脚数
6,11
13
14
16
1,2,3,4,8
TYPE
P
I
I
I
P
+ 3.3V电源。
晶振输入。看到水晶规格第3页。
晶振输出。看到水晶规格第3页。
输出使能。
地（除了在PLL620-06销12 ： DRIVSEL见下文）。
PLL620-06只：驱动器选择输入。该引脚具有内部
拉那将默认DRIVSEL为'1'时，不连接到
GND 。 PLL620-06的CMOS输出高电平驱动CMOS
当DRIVSEL被设置为'0' ，并且将标准CMOS
否则。该引脚保持“不连接（ DNC ） ”的
PLL620-05/07/08/09.
真正的输出PECL （ PLL620-08 ）或LVDS （ PLL620-09 ）
（N / C为PLL620-07 ）
互补输出PECL （ PLL620-08 ）或LVDS （ PLL620-
09)
（ CMOS出来PLL620-07 ） 。
乘数选择引脚。这些引脚有一个内部上拉
这将默认SEL为“1”时，没有连接到GND 。
描述
DRIVSEL **
-
12
I
CLKT
CLKC
SEL0
SEL1
SEL2
SEL3
11
13
16
15
5
4
5
7
10
9
15
无法使用
O
O
I
I
I
I
*
注： PLL620-06在3x3mm的QFN仅， PLL620-07采用TSSOP才可用。
**注： DRIVSEL引脚12上PLL620-06只。该引脚保持“不连接（ DNC ） ”的PLL620-05 / 07 /08/ 09
频率选择表
SEL3
0
1
1
1
SEL2
0
0
1
1
SEL1
1
1
1
1
SEL0
1
1
0
1
散热片×4
散热片×2
无乘法
选择的乘数
鳍×8 （ PLL620-09只）
注意：
SEL3中不可用（始终为“ 1”）在3x3mm的包
所有引脚都具有内部上拉电阻（默认值是1 ） 。连接至GND，设置为0 。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年11月1日第2页
PLL620-05/-06/-07/-08/-09
低相位噪声XO与乘数（用于100-200MHz基金或3rdOT XTAL）
通用低相位噪声的IC
电气规格
1.绝对最大额定值
参数
电源电压
输入电压， DC
输出电压，直流
储存温度
工作环境温度*
结温
焊接温度（焊接， 10秒）
ESD保护，人体模型
符号
V
DD
V
I
V
O
T
S
T
A
T
J
分钟。
-0.5
-0.5
-65
-40
马克斯。
4.6
V
DD
+0.5
V
DD
+0.5
150
85
125
260
2
单位
V
V
V
°C
°C
°C
°C
kV
超出长时间最大额定值所指明的限制条件下的曝光装置的可能会造成永久性的损坏
装置，并影响了产品的可靠性。这些条件表示在这些或任何其它的应力只等级，并且该器件的功能性操作
上述本说明书中提到的操作限制条件是不是暗示。
*
注意：
工作温度是由设计，所有部件（商业和工业）保证，但测试的唯一的商业档次。
2.水晶规格
参数
晶体谐振器频率
水晶装载评级
极间电容
推荐ESR
符号
F
XIN
C
L（ XTAL ）
C
0
R
E
条件
根本的还是3
rd
泛音*
分钟。
100
5
AT切割
5
30
典型值。
马克斯。
200
单位
兆赫
pF
pF
*注意：
3
R D所
泛音晶体需要XIN和XOUT之间的外部电阻，以防止基本的振荡。
3.通用电气规格
参数
电源电流（负载
输出）
工作电压
输出时钟占空比
短路电流
符号
I
DD
V
DD
@ 50% V
DD
（ CMOS）的
@ 1.25V （ LVDS ）
@ V
DD
- 1.3V （ PECL ）
条件
PECL / LVDS / CMOS
2.97
45
45
45
50
50
50
±50
分钟。
典型值。
马克斯。
100/80/40
3.63
55
55
55
单位
mA
V
%
mA
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年11月1日第3页
PLL620-05/-06/-07/-08/-09
低相位噪声XO与乘数（用于100-200MHz基金或3rdOT XTAL）
通用低相位噪声的IC
4.抖动规范
参数
周期抖动均方根
周期抖动的峰 - 峰
累计RMS抖动
累积抖动峰 - 峰值
随机抖动
集成RMS抖动在155MHz的
周期抖动均方根
周期抖动的峰 - 峰
累计RMS抖动
累积抖动峰 - 峰值
随机抖动
集成RMS抖动在622MHz
条件
在155.52MHz ，与去耦电容
之间VDD和GND 。逾万
周期
在155.52MHz ，与去耦电容
之间VDD和GND 。超过100万
周期。
在韦夫克雷斯特SIA 3000测量“ RJ ”
集成12千赫至20兆赫
在622.08MHz的，与去耦电容
之间VDD和GND 。逾万
周期
在622.08MHz的，与去耦电容
之间VDD和GND 。超过100万
周期。
在韦夫克雷斯特SIA 3000测量“ RJ ”
集成12千赫至20兆赫
分钟。
典型值。
2.5
18.5
2.5
24
2.5
0.3
11
45
11
24
3
1.6
马克斯。
20
27
0.4
49
27
1.8
单位
ps
ps
ps
ps
ps
ps
ps
ps
5.相位噪声指标
参数
噪音相对相位
载波
频率
155.52MHz
622.08MHz
@10Hz
-75
-75
@100Hz
-95
-95
@1kHz
-125
-110
@10kHz
-140
-125
@100kHz
-145
-120
单位
dBc的/赫兹
6. CMOS电气规格
参数
输出驱动电流
（高驱动）
输出驱动电流
（标准驱动器）
输出时钟的上升/下降时间
（标准驱动器）
输出时钟的上升/下降时间
（高驱动）
符号
I
OH
I
OL
I
OH
I
OL
条件
V
OH
= V
DD
-0.4V, V
DD
=3.3V
V
OL
= 0.4V, V
DD
= 3.3V
V
OH
= V
DD
-0.4V, V
DD
=3.3V
V
OL
= 0.4V, V
DD
= 3.3V
0.3V 3.0V与15 pF负载
0.3V 3.0V与15 pF负载
分钟。
30
30
10
10
典型值。
马克斯。
单位
mA
mA
mA
mA
2.4
1.2
ns
*注：高驱动CMOS是12引脚上提供PLL620-06通过DRIVSEL选择输入。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年11月1日第4页
PLL620-05/-06/-07/-08/-09
低相位噪声XO与乘数（用于100-200MHz基金或3rdOT XTAL）
通用低相位噪声的IC
7. LVDS电气特性
参数
输出电压差
V
DD
幅度变化
输出高电压
输出低电压
失调电压
偏移幅度变化
关机泄漏
输出短路电流
符号
V
OD
V
OD
V
OH
V
OL
V
OS
V
OS
I
OXD
I
OSD
V
OUT
= V
DD
或GND
V
DD
= 0V
R
L
= 100
（见图）
条件
分钟。
247
-50
1.4
0.9
1.125
0
1.1
1.2
3
±1
-5.7
1.375
25
±10
-8
典型值。
355
马克斯。
454
50
1.6
单位
mV
mV
V
V
V
mV
uA
mA
8. LVDS开关特性
参数
差分时钟上升时间
差分时钟下降时间
LVDS电平测试电路
OUT
符号
t
r
t
f
条件
R
L
= 100
C
L
= 10 pF的
（见图）
分钟。
0.2
0.2
典型值。
0.7
0.7
马克斯。
1.0
1.0
单位
ns
ns
LVDS转换电路测试
OUT
50
C
L
= 10pF的
V
OD
V
OS
V
差异
R
L
= 100
50
C
L
= 10pF的
OUT
OUT
LVDS Transistion时间波形
OUT
0V （差分）
OUT
80%
V
差异
20%
0V
80%
20%
t
R
t
F
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年11月1日第5页
QQ：2880707522 复制
