PLL620-00
低相位噪声XO与乘数（用于HF基金和3
rd
O.T. ）
特点
100MHz至200MHz的基本或3
rd
泛音晶体输入。
输出范围： 100 - 200MHz的（无乘法） ，
200 - 400MHz的（ 2倍乘数）或400 - 700MHz的
（4倍乘数） 。
可用输出： PECL ， LVDS或CMOS （高
驱动器（ 30mA），口径和标准的驱动器（10mA拉）输出） 。
支持3.3V电源供电。
可提供裸片形式。
厚度为10密耳。
模具结构
65万
OUTSEL0^
OUTSEL1^
SEL0^
SEL1^
VDD
VDD
VDD
VDD
(1550,1475)
17
16
25
24
23
22
21
20
19
18
GNDBUF
CMOS
LVDSB
PECLB
VDDBUF
VDDBUF
PECL
LVDS
OE_SEL ^
XIN
XOUT
SEL3^
62万
26
27
死ID ：
A1010-10A
15
28
14
SEL2^
OE
CTRL
NC
13
29
12
11
30
描述
该PLL620-00是一个XO集成电路专门设计用于
高频基波和三次工作
泛音晶体。它的设计进行了优化，
容忍极间电容的高限
和接合电容，以提高产率。它
实现了非常低的电流流入导致晶体
更好的整体稳定性。它是理想的XO应用
需要LVDS或PECL输出电平高
频率。
C502A
31
1
2
3
4
5
6
7
8
10
9
Y
(0,0)
X
输出选择和启用
OUTSEL1
（垫＃ 18 ）
0
0
1
1
OE_SELECT
（垫＃ 9 ）
OUTSEL0
（垫＃ 25 ）
0
1
0
1
OE_CTRL
（垫＃ 30 ）
0
1（默认）
0（默认）
1
选定的输出
高驱动CMOS
标准CMOS
LVDS
PECL （默认）
状态
三州
输出启用
输出启用
三州
DIE规格
名字
SIZE
背面
焊盘尺寸
厚度
价值
62 ×65万
GND
80微米×80微米
10 MIL
框图
SEL
OE
VIN
X+
X-
PLL旁路
0
1（默认）
振荡器
扩音器
PLL
（相
锁定
环）
Q
Q
垫＃ 9 ：债券至GND，设置为“0” ，债券为VDD设置为“ 1 ”
垫＃ 30 ：通过PECL电平定义的逻辑状态，如果OE_SELECT （垫
＃ 9）是“1”
通过CMOS电平的定义，如果OE_SELECT是逻辑状态
“0”
PLL620-00
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转04年9月3日第1页
GNDBUF
GND
NC
GND
GND
GND
GND
GND
PLL620-00
低相位噪声XO与乘数（用于HF基金和3
rd
O.T. ）
频率选择表
SEL3
（垫＃ 28 ）
1
1
1
SEL2
（垫＃ 29 ）
0
1
1
SEL1
（垫＃ 19 ）
1
1
1
SEL0
（垫＃ 20 ）
1
0
1
选择的乘数
散热片×4
散热片×2
无乘法（无PLL ）
全片有内部上拉电阻（默认值是1 ） 。邦德至GND，设置为0 。
电气规格
1.绝对最大额定值
参数
电源电压
输入电压， DC
输出电压，直流
储存温度
工作环境温度*
结温
焊接温度（焊接， 10秒）
ESD保护，人体模型
符号
V
DD
V
I
V
O
T
S
T
A
T
J
分钟。
-0.5
-0.5
-65
-40
马克斯。
4.6
V
DD
+0.5
V
DD
+0.5
150
85
125
260
2
单位
V
V
V
°C
°C
°C
°C
kV
超出长时间最大额定值所指明的限制条件下的曝光装置的可能会造成永久性的损坏
装置，并影响了产品的可靠性。这些条件表示在这些或任何其它的应力只等级，并且该器件的功能性操作
上述本说明书中提到的操作限制条件是不是暗示。
*
注意：
工作温度是由设计，所有部件（商业和工业）保证，但测试的唯一的商业档次。
2.水晶规格
名字
并联谐振模式
负载电容（电容上
上模内置看到结晶）
极间电容
振荡频率
符号
C
L
C
0
基金。或3
rd
弦外之音
100
条件
基金。或3
rd
弦外之音
只有死，没有连接线，
没有包
民
最大
3.2
2
200
单位
不适用
pF
pF
兆赫
3.通用电气规格
参数
电源电流（负载
输出）
工作电压
输出时钟占空比
短路电流
符号
I
DD
V
DD
@ 50% V
DD
（ CMOS）的
@ 1.25V （ LVDS ）
@ V
DD
- 1.3V （ PECL ）
条件
PECL / LVDS / CMOS
2.97
45
45
45
50
50
50
±50
分钟。
典型值。
马克斯。
100/80/40
3.63
55
55
55
单位
mA
V
%
mA
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转04年9月3日第2页
PLL620-00
低相位噪声XO与乘数（用于HF基金和3
rd
O.T. ）
4.抖动规范
参数
周期抖动均方根
周期抖动的峰 - 峰
累计RMS抖动
累积抖动峰 -
PEAK
随机抖动
集成RMS抖动在
155MHz
周期抖动均方根
周期抖动的峰 - 峰
累计RMS抖动
累积抖动峰 -
PEAK
随机抖动
集成RMS抖动在
622MHz
条件
在155.52MHz ，与去耦电容
之间VDD和GND 。超过10,000次
在155.52MHz ，与去耦电容
之间VDD和GND 。超过100万
周期。
在韦夫克雷斯特SIA 3000测量“ RJ ”
集成12千赫至20兆赫
在622.08MHz的，与去耦电容
之间VDD和GND 。超过10,000次
在622.08MHz的，与去耦电容
之间VDD和GND 。超过100万
周期。
在韦夫克雷斯特SIA 3000测量“ RJ ”
集成12千赫至20兆赫
分钟。
典型值。
2.5
18.5
2.5
24
2.5
0.3
11
45
11
24
3
1.6
马克斯。
20
27
单位
ps
ps
ps
0.4
49
27
ps
ps
ps
ps
1.8
ps
注： 3更高的Q值
rd
泛音晶体将导致更好的抖动性能。
测量韦夫克雷斯特SIA 3000
5.相位噪声指标
参数
噪音相对相位
载波
频率
155.52MHz
622.08MHz
@10Hz
-75
-75
@100Hz
-95
-95
@1kHz
-125
-110
@10kHz
-140
-125
@100kHz
-145
-120
单位
dBc的/赫兹
注： 3更高的Q值
rd
泛音晶体将导致更好的相位噪声性能。
6. CMOS电气规格
参数
输出驱动电流
（高驱动）
输出驱动电流
（标准驱动器）
输出时钟的上升/下降时间
（标准驱动器）
输出时钟的上升/下降时间
（高驱动）
符号
I
OH
I
OL
I
OH
I
OL
条件
V
OH
= V
DD
-0.4V, V
DD
=3.3V
V
OL
= 0.4V, V
DD
= 3.3V
V
OH
= V
DD
-0.4V, V
DD
=3.3V
V
OL
= 0.4V, V
DD
= 3.3V
0.3V 3.0V与15 pF负载
0.3V 3.0V与15 pF负载
分钟。
30
30
10
10
典型值。
马克斯。
单位
mA
mA
mA
mA
2.4
1.2
ns
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转04年9月3日第3页
PLL620-00
低相位噪声XO与乘数（用于HF基金和3
rd
O.T. ）
7. LVDS电气特性
参数
输出电压差
V
DD
幅度变化
输出高电压
输出低电压
失调电压
偏移幅度变化
关机泄漏
输出短路电流
符号
V
OD
V
OD
V
OH
V
OL
V
OS
V
OS
I
OXD
I
OSD
条件
分钟。
247
-50
典型值。
355
1.4
马克斯。
454
50
1.6
1.375
25
±10
-8
单位
mV
mV
V
V
V
mV
uA
mA
R
L
= 100
（见图）
0.9
1.125
0
1.1
1.2
3
±1
-5.7
V
OUT
= V
DD
或GND
V
DD
= 0V
8. LVDS开关特性
参数
差分时钟上升时间
差分时钟下降时间
LVDS电平测试电路
OUT
符号
t
r
t
f
条件
R
L
= 100
C
L
= 10 pF的
（见图）
分钟。
0.2
0.2
典型值。
0.7
0.7
马克斯。
1.0
1.0
单位
ns
ns
LVDS转换电路测试
OUT
C
L
= 10pF的
50
V
OD
V
OS
V
差异
R
L
= 100
50
C
L
= 10pF的
OUT
OUT
LVDS Transistion时间波形
OUT
0V （差分）
OUT
80%
V
差异
20%
0V
80%
20%
t
R
t
F
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转04年9月3日第4页
PLL620-00
低相位噪声XO与乘数（用于HF基金和3
rd
O.T. ）
9. PECL电气特性
参数
输出高电压
输出低电压
符号
V
OH
V
OL
条件
R
L
= 50
到（Ⅴ
DD
– 2V)
（见图）
分钟。
V
DD
– 1.025
马克斯。
V
DD
– 1.620
单位
V
V
10. PECL开关特性
参数
时钟上升时间
时钟下降时间
符号
t
r
t
f
条件
在20 /80％ - PECL电
@二十○分之八十零％ - PECL
分钟。
典型值。
0.6
0.5
马克斯。
1.5
1.5
单位
ns
ns
PECL电平测试电路
OUT
VDD
OUT
PECL输出偏斜
50
2.0V
50%
50
OUT
OUT
t
SKEW
PECL Transistion时间波形
占空比
45 - 55%
55 - 45%
OUT
80%
50%
20%
OUT
t
R
t
F
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转04年9月3日第5页
PLL620-00
低相位噪声XO与乘数（用于HF基金和3
rd
O.T. ）
特点
100MHz至200MHz的基本或3
rd
泛音晶体输入。
输出范围： 100 - 200MHz的（无乘法） ，
200 - 400MHz的（ 2倍乘数）或400 - 700MHz的
（4倍乘数） 。
可用输出： PECL ， LVDS或CMOS （高
驱动器（ 30mA），口径和标准的驱动器（10mA拉）输出） 。
支持3.3V电源供电。
可提供裸片形式。
厚度为10密耳。
模具结构
65万
OUTSEL0^
OUTSEL1^
SEL0^
SEL1^
VDD
VDD
VDD
VDD
(1550,1475)
17
16
25
24
23
22
21
20
19
18
GNDBUF
CMOS
LVDSB
PECLB
VDDBUF
VDDBUF
PECL
LVDS
OE_SEL ^
XIN
XOUT
SEL3^
62万
26
27
死ID ：
A1010-10A
15
28
14
SEL2^
OE
CTRL
NC
13
29
12
11
30
描述
该PLL620-00是一个XO集成电路专门设计用于
高频基波和三次工作
泛音晶体。它的设计进行了优化，
容忍极间电容的高限
和接合电容，以提高产率。它
实现了非常低的电流流入导致晶体
更好的整体稳定性。它是理想的XO应用
需要LVDS或PECL输出电平高
频率。
C502A
31
1
2
3
4
5
6
7
8
10
9
Y
(0,0)
X
输出选择和启用
OUTSEL1
（垫＃ 18 ）
0
0
1
1
OE_SELECT
（垫＃ 9 ）
OUTSEL0
（垫＃ 25 ）
0
1
0
1
OE_CTRL
（垫＃ 30 ）
0
1（默认）
0（默认）
1
选定的输出
高驱动CMOS
标准CMOS
LVDS
PECL （默认）
状态
三州
输出启用
输出启用
三州
DIE规格
名字
SIZE
背面
焊盘尺寸
厚度
价值
62 ×65万
GND
80微米×80微米
10 MIL
框图
SEL
OE
VIN
X+
X-
PLL旁路
0
1（默认）
振荡器
扩音器
PLL
（相
锁定
环）
Q
Q
垫＃ 9 ：债券至GND，设置为“0” ，债券为VDD设置为“ 1 ”
垫＃ 30 ：通过PECL电平定义的逻辑状态，如果OE_SELECT （垫
＃ 9）是“1”
通过CMOS电平的定义，如果OE_SELECT是逻辑状态
“0”
PLL620-00
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转04年9月3日第1页
GNDBUF
GND
NC
GND
GND
GND
GND
GND
PLL620-00
低相位噪声XO与乘数（用于HF基金和3
rd
O.T. ）
频率选择表
SEL3
（垫＃ 28 ）
1
1
1
SEL2
（垫＃ 29 ）
0
1
1
SEL1
（垫＃ 19 ）
1
1
1
SEL0
（垫＃ 20 ）
1
0
1
选择的乘数
散热片×4
散热片×2
无乘法（无PLL ）
全片有内部上拉电阻（默认值是1 ） 。邦德至GND，设置为0 。
电气规格
1.绝对最大额定值
参数
电源电压
输入电压， DC
输出电压，直流
储存温度
工作环境温度*
结温
焊接温度（焊接， 10秒）
ESD保护，人体模型
符号
V
DD
V
I
V
O
T
S
T
A
T
J
分钟。
-0.5
-0.5
-65
-40
马克斯。
4.6
V
DD
+0.5
V
DD
+0.5
150
85
125
260
2
单位
V
V
V
°C
°C
°C
°C
kV
超出长时间最大额定值所指明的限制条件下的曝光装置的可能会造成永久性的损坏
装置，并影响了产品的可靠性。这些条件表示在这些或任何其它的应力只等级，并且该器件的功能性操作
上述本说明书中提到的操作限制条件是不是暗示。
*
注意：
工作温度是由设计，所有部件（商业和工业）保证，但测试的唯一的商业档次。
2.水晶规格
名字
并联谐振模式
负载电容（电容上
上模内置看到结晶）
极间电容
振荡频率
符号
C
L
C
0
基金。或3
rd
弦外之音
100
条件
基金。或3
rd
弦外之音
只有死，没有连接线，
没有包
民
最大
3.2
2
200
单位
不适用
pF
pF
兆赫
3.通用电气规格
参数
电源电流（负载
输出）
工作电压
输出时钟占空比
短路电流
符号
I
DD
V
DD
@ 50% V
DD
（ CMOS）的
@ 1.25V （ LVDS ）
@ V
DD
- 1.3V （ PECL ）
条件
PECL / LVDS / CMOS
2.97
45
45
45
50
50
50
±50
分钟。
典型值。
马克斯。
100/80/40
3.63
55
55
55
单位
mA
V
%
mA
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转04年9月3日第2页
PLL620-00
低相位噪声XO与乘数（用于HF基金和3
rd
O.T. ）
4.抖动规范
参数
周期抖动均方根
周期抖动的峰 - 峰
累计RMS抖动
累积抖动峰 -
PEAK
随机抖动
集成RMS抖动在
155MHz
周期抖动均方根
周期抖动的峰 - 峰
累计RMS抖动
累积抖动峰 -
PEAK
随机抖动
集成RMS抖动在
622MHz
条件
在155.52MHz ，与去耦电容
之间VDD和GND 。超过10,000次
在155.52MHz ，与去耦电容
之间VDD和GND 。超过100万
周期。
在韦夫克雷斯特SIA 3000测量“ RJ ”
集成12千赫至20兆赫
在622.08MHz的，与去耦电容
之间VDD和GND 。超过10,000次
在622.08MHz的，与去耦电容
之间VDD和GND 。超过100万
周期。
在韦夫克雷斯特SIA 3000测量“ RJ ”
集成12千赫至20兆赫
分钟。
典型值。
2.5
18.5
2.5
24
2.5
0.3
11
45
11
24
3
1.6
马克斯。
20
27
单位
ps
ps
ps
0.4
49
27
ps
ps
ps
ps
1.8
ps
注： 3更高的Q值
rd
泛音晶体将导致更好的抖动性能。
测量韦夫克雷斯特SIA 3000
5.相位噪声指标
参数
噪音相对相位
载波
频率
155.52MHz
622.08MHz
@10Hz
-75
-75
@100Hz
-95
-95
@1kHz
-125
-110
@10kHz
-140
-125
@100kHz
-145
-120
单位
dBc的/赫兹
注： 3更高的Q值
rd
泛音晶体将导致更好的相位噪声性能。
6. CMOS电气规格
参数
输出驱动电流
（高驱动）
输出驱动电流
（标准驱动器）
输出时钟的上升/下降时间
（标准驱动器）
输出时钟的上升/下降时间
（高驱动）
符号
I
OH
I
OL
I
OH
I
OL
条件
V
OH
= V
DD
-0.4V, V
DD
=3.3V
V
OL
= 0.4V, V
DD
= 3.3V
V
OH
= V
DD
-0.4V, V
DD
=3.3V
V
OL
= 0.4V, V
DD
= 3.3V
0.3V 3.0V与15 pF负载
0.3V 3.0V与15 pF负载
分钟。
30
30
10
10
典型值。
马克斯。
单位
mA
mA
mA
mA
2.4
1.2
ns
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转04年9月3日第3页
PLL620-00
低相位噪声XO与乘数（用于HF基金和3
rd
O.T. ）
7. LVDS电气特性
参数
输出电压差
V
DD
幅度变化
输出高电压
输出低电压
失调电压
偏移幅度变化
关机泄漏
输出短路电流
符号
V
OD
V
OD
V
OH
V
OL
V
OS
V
OS
I
OXD
I
OSD
条件
分钟。
247
-50
典型值。
355
1.4
马克斯。
454
50
1.6
1.375
25
±10
-8
单位
mV
mV
V
V
V
mV
uA
mA
R
L
= 100
（见图）
0.9
1.125
0
1.1
1.2
3
±1
-5.7
V
OUT
= V
DD
或GND
V
DD
= 0V
8. LVDS开关特性
参数
差分时钟上升时间
差分时钟下降时间
LVDS电平测试电路
OUT
符号
t
r
t
f
条件
R
L
= 100
C
L
= 10 pF的
（见图）
分钟。
0.2
0.2
典型值。
0.7
0.7
马克斯。
1.0
1.0
单位
ns
ns
LVDS转换电路测试
OUT
C
L
= 10pF的
50
V
OD
V
OS
V
差异
R
L
= 100
50
C
L
= 10pF的
OUT
OUT
LVDS Transistion时间波形
OUT
0V （差分）
OUT
80%
V
差异
20%
0V
80%
20%
t
R
t
F
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转04年9月3日第4页
PLL620-00
低相位噪声XO与乘数（用于HF基金和3
rd
O.T. ）
9. PECL电气特性
参数
输出高电压
输出低电压
符号
V
OH
V
OL
条件
R
L
= 50
到（Ⅴ
DD
– 2V)
（见图）
分钟。
V
DD
– 1.025
马克斯。
V
DD
– 1.620
单位
V
V
10. PECL开关特性
参数
时钟上升时间
时钟下降时间
符号
t
r
t
f
条件
在20 /80％ - PECL电
@二十○分之八十零％ - PECL
分钟。
典型值。
0.6
0.5
马克斯。
1.5
1.5
单位
ns
ns
PECL电平测试电路
OUT
VDD
OUT
PECL输出偏斜
50
2.0V
50%
50
OUT
OUT
t
SKEW
PECL Transistion时间波形
占空比
45 - 55%
55 - 45%
OUT
80%
50%
20%
OUT
t
R
t
F
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转04年9月3日第5页
QQ：2880707522 复制
