PLL501-05/-07
VCXO时钟发生器IC
特点
集成的压控晶体振荡器
电路（ VCXO ） （拉范围最低为200ppm ） 。
理想的ADSL （提供35.328MHz和70.656MHz ） 。
VCXO的调谐范围： 0 - 3.3V 。
集成锁相环（PLL），提供
提供35.328MHz可牵引输出（用于PLL501-05 ）
和70.656MHz （对于PLL501-07 ）与
13.248MHz低成本并行谐振晶体。
接受基本模式并行谐振
晶体从8到15兆赫。
3.3V电源电压。
小电路板面积（ 8引脚0.150 '' SOIC） 。
12毫安输出驱动器的TTL电平的能力。
引脚配置
XIN
VDD
VIN
GND
1
2
3
4
8
7
6
5
XOUT
GND
VDD
CLK
PLL501-XX
表1 ：水晶/输出频率
设备
PLL501-05
F
XIN
（兆赫）
13.248
（ 8 15）
13.248
（ 8 15）
CLK （兆赫）
35.328
（ 2.667架F
XIN
)
70.656
（ 5.333架F
XIN
)
说明
该PLL501-05和PLL501-07是单片低
抖动，高性能CMOS VCXO芯片。他们
允许输出频率的与所述控制
输入电压（VIN） ，使用低成本的晶体。
该PLL501-05和PLL501-07是理想的ADSL
应用程序。用低成本13.248MHz晶体，所述
PLL501-05提供了一个可牵引提供35.328MHz输出
时钟，而PLL501-07提供一个70.656MHz
输出时钟。
PLL501-07
注意：
联系PhaseLink定制PLL频率
框图
XIN
VCXO
PLL
XOUT
VIN
产量
卜FF器
CLK
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
转01年5月10日第1页
PLL501-05/-07
VCXO时钟发生器IC
引脚说明
名字
XIN
VDD
VIN
GND
CLK
VDD
GND
XOUT
数
1
2
3
4
5
6
7
8
TYPE
I
P
I
P
O
P
P
O
描述
晶振输入连接（并联谐振晶体，C
L
= 10pF的） 。
3.3V电源。
电压输入VCXO频率控制。
地面PLL内核。
时钟输出。
3.3V电源。
地面上。
水晶连接。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
转01年5月10日第2页
PLL501-05/-07
VCXO时钟发生器IC
电气规格
1.绝对最大额定值
参数
电源电压
输入电压， DC
输出电压，直流
储存温度
工作环境温度
结温
焊接温度（焊接， 10秒）
输入静电放电电压保护
符号
V
DD
V
I
V
O
T
S
T
A
T
J
V
SS
-
0.5
V
SS
-
0.5
-65
0
分钟。
马克斯。
7
V
DD
+
0.5
V
DD
+
0.5
150
70
125
260
2
单位
V
V
V
°C
°C
°C
°C
kV
超出长时间最大额定值所指明的限制条件下的曝光装置的可能会造成永久性的损坏
装置，并影响了产品的可靠性。这些条件表示在这些或任何其它的应力只等级，并且该器件的功能性操作
上述本说明书中提到的操作限制条件是不是暗示。
2.直流电气规格
参数
电源电流，动态的，
负载输出
工作电压
输出高电压
输出低电压
输出高电压，在CMOS
水平
工作电源电流
短路电流
VIN ， VCXO控制电压
0
符号
I
DD
V
DD
V
OH
V
OL
V
OHC
I
DD
条件
F
XIN
= 8 - 15MHz的
一个10pF的负载输出继电器
分钟。
典型值。
20
马克斯。
单位
mA
3.13
I
OH
= -12mA
I
LO
= 12毫安
I
OH
= -4mA
空载
V
DD
– 0.4
7
±50
2.4
3.47
V
V
0.4
V
V
mA
mA
3.3
V
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
转01年5月10日第3页
PLL501-05/-07
VCXO时钟发生器IC
3. AC电气规格
参数
输入晶体频率
输出时钟上升时间
输出时钟下降时间
输出时钟占空比
最大绝对抖动
短路电流
t
r
t
f
0.8V ~ 2.0V
2.0V ~ 0.8V
测量@ 1.4V
短期
45
50
100
±50
符号
条件
分钟。
8
典型值。
马克斯。
15
1.5
1.5
55
单位
兆赫
ns
ns
%
ps
mA
4.电压控制晶体振荡器
参数
PLL稳定时间*
VCXO稳定时间*
输出频率合成
错误
VCXO的调谐范围
CLK输出pullability
VCXO的调谐特性
符号
T
PLLSTB
T
VCXOSTB
条件
从VCXO稳定
从电源有效
（除非另有说明
频率表）
F
XIN
= 8 - 15MHz的;
XTAL
0
/C
1
< 250 ;
C
L
=10pF
0V≤VIN≤3.3V
分钟。
典型值。
500
10
马克斯。
单位
s
ms
±30
PPM
200
±100
100
PPM
PPM
PPM / V
注意：
带星号（ * ）的参数代表的名义特征数据，并没有生产测试，以任何特定的限制。
5.水晶规格
参数
晶体谐振器频率
晶体负载电容
等级
水晶Pullability
推荐ESR
符号
F
XIN
C
L
（ XTAL ）
C
0
/C
1 （ XTAL ）
R
E
AT切割
AT切割
条件
水货基本模式
分钟。
8
典型值。
马克斯。
15
单位
兆赫
pF
10
250
30
-
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
转01年5月10日第4页
PLL501-05/-07
VCXO时钟发生器IC
6.外部组件和布局建议
该PLL501-05 / -07需要的外部元件正常工作的最小数目。一
2μF以上标准的低频率的去耦电容应VDD和GND之间使用
（引脚2和4 ，以及引脚6和引脚7） 。此外，较高频率的去耦电容器
0.01μF需要VDD和GND之间（引脚2和4之间，并且销6和7之间） 。这些
更高频率去耦电容必须连接尽可能靠近PLL501-05 / -07芯片作为
可能的话，最好是直接旁边PLL501-05 / -07引脚。 33Ω的串联端接电阻
可用于时钟输出。
输入晶体连接在尽量靠近芯片成为可能，并优选地直接相邻的
PLL501-05 / -07引脚。
如果用C水晶
L
超过10pF的更高的情况下，它会需要额外的负载电容
从外部补充PLL501-05 / -07的内部10pF的：
1每个晶体电极之间
GND时，尽量靠近晶体成为可能，并优选地直接相邻的晶体电极。请教
PhaseLink推荐供应商。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
转01年5月10日第5页
QQ：2880707522 复制
