为20MHz 100MHz的FSPLL
概述
该pll2128x是一个锁相环（ PLL）的
频率合成器。该PLL提供频率
乘法功能。所述输出时钟频率
FOUT由相关的输入时钟频率的FIN
下面的等式：
PLL2128X
版本0.0
特点
采用0.13um CMOS工艺设备
1.5伏单电源供电
输出频率范围： 20M 100MHz的
抖动： ± 200ps的在100MHz
占空比： 40 ％60％ （全调谐范围）
FOUT = （米* FIN） / （对* 2）
其中FOUT是输出时钟频率。散热片
输入时钟频率。米， p和s是数值
可编程分频器。 pll2128x由一个
相位频率检测器（ PFD ） ，电荷泵，一个
片环路滤波器，压控振荡器
（ VCO ） ，一个6位预分频器，一个8位的主分频器和
2bit的后缩放器的功能框图所示。
s
·掉电模式
片外环路滤波器
频率由可编程分频器改变
记
1.
不要设置在P或M为零，也就是000000 / 00000000
2. P和M的合适的范围内： 1< = P< = 62 ， 1< = M< = 248
3. P和M必须选择考虑的PLL和VCO的输出频率范围内的稳定性
4.请咨询与SEC应用工程师选择合适的P， M和S值
不承担因美国证券交易委员会供其使用，也不对第三方专利或其他权利的任何侵犯该
可能是由于它的使用。数据表中的内容如有更改，恕不另行通知。
功能框图
AVDD12D
FIN / P
AVSS12D
UP
滤波器
R1
收费
泵
DN
鳍
预分频器
(P)
FVCO / M
相
频率
探测器
C2
6b
M[7:0]
P[5:0]
S[1:0]
8b
PWRDN
帖子 - 定标器
(S)
(1,2,4,8)
AVDD12A
AVSS12A
VABB
2b
FOUT
主分频器
(M)
FVCO
电压
控制
振荡器
VCTRL
三星电子有限公司
20MHZ 100MHZ FSPLL
推荐工作条件
特征
电源电压差分
外部环路滤波器电容
工作温度
PLL2128X
符号
AVDD15D-AVDD15A
LF
TOPR
民
-0.1
典型值
最大
+0.1
单位
V
nF
1
-45
85
°C
笔记
1.强烈建议所有的电源引脚（ AVDD15D ， AVDD15A ）供电的同一电源
电压，以避免电源闩锁。
美国证券交易委员会ASIC
3/11
类似物
20MHZ 100MHZ FSPLL
功能说明
PLL2128X
的PLL的电路的同步与在参考或输入信号的输出信号（由一个压控振荡器产生的）
频率以及相位。该pll2128X可以提供倍频的功能，但不能
FIN和FOUT的保证相位同步。
pll2128X由以下的基本块。
-
相位频率检测器（PFD ）检测所述参考时钟和反馈之间的相位差
时钟，然后生成UP / DOWN的错误信号。如果基准时钟引线反馈时钟，UP为高电平和
向下低。如果参考时钟滞后反馈时钟， UP低，向下为高。
-
电荷泵充电或放电，根据UP / DOWN信号下列环路滤波器。
-
环路滤波器抑制了电荷泵电压（ VCTRL ）的高频分量，使直流
值来控制VCO的频率。
-
压控振荡器产生时钟信号，正比于控制电压。
所需频率通过适当地选择分频器P，M和S的生成
FOUT =鳍* M / （ P * S）
M = M + 8 ，P = P + 2 ， S = 1,2,4,8
- 不要将值P或M设置为全零，即000000/00000000 。
- P和M的取值范围： 1 < = P < = 62 ， 1 < = M < = 248
- M和P必须选择考虑稳定性和VCO范围。
pll2128x的VCO输出频率范围是从100MHz至200MHz的。
数字数据格式：
主分频器
M7,M6,M5,M4,M3,M2,M1,M0
预分频器
P5,P4,P3,P2,P1,P0
后缩放器
S1,S0
笔记
。 M [ 7 ] - M [ 0] ：主分频器
。 P [ 5] - P [0] ：预分频器
。 S [ 1 ] - S [ 0 ] ：后分频器
1<=M<=248
1<=P<=62
0<=S<=3
重要通知
-
请提供有关正确选择M，P ，S值的SEC应用工程师咨询。
美国证券交易委员会ASIC
5/11
类似物
QQ：2880707522 复制
