PLL1705
PLL1706
SLES046A - 2002年8月 - 修订2002年9月
3.3 V双PLL MULTICLOCK发生器
特点
D
27 - MHz的主时钟输入
D
生成的音频系统时钟：
- SCKO0 ： 768 F
S
(f
S
= 44.1千赫）
- SCKO1 ： 384 F
S
, 768 f
S
(f
S
= 44.1千赫）
- SCKO2 ： 256 F
S
(f
S
= 32, 44.1, 48, 64, 88.2,
96千赫）
- SCKO3 ： 384 F
S
(f
S
= 32, 44.1, 48, 64, 88.2,
96千赫）
应用
D
DVD播放器
D
DVD附加卡的多媒体个人电脑
D
数字高清晰度电视系统
D
机顶盒
描述
该PLL1705
和PLL1706
是成本低，锁相
环（PLL ） multiclock发电机。该PLL1705和
PLL1706可以从27MHz的生成四个系统时钟
参考输入频率。的时钟输出
PLL1705可以通过采样频率控制来控制
销和那些PLL1706的可以通过控制
串行模式控制引脚。该设备为客户提供了两种
节省成本和空间，无需外部
组件，使客户能够实现非常
低抖动性能所需的高性能音频
DAC和/或ADC的。该PLL1705和PLL1706是理想
支持MPEG- 2应用它采用27 - MHz主
钟如DVD播放器， DVD的附加卡
多媒体个人电脑，数字高清晰度电视系统，以及机顶
箱子。
D
零PPM错误输出时钟
D
低时钟抖动： 50 PS （典型值）
D
多重采样频率：
– f
S
= 32 ， 44.1 ， 48 ， 64 ， 88.2 ， 96千赫
D
3.3 V单电源供电
D
PLL1705 ：并行控制
PLL1706 ：串行控制
D
封装：20引脚SSOP （ 150万） ，无铅
产品
功能框图
（ ML）的
SR
（MC）的
FS2
（ MD ）
FS1
CSEL
VCC AGND VDD1-3 DGND1-3
模式控制接口
RESET
PLL2
XT1
OSC
XT2
PLL1
电源
分频器
分频器
分频器
（）： PLL1706
MCKO1
MCKO2
SCKO0
SCKO1
SCKO2
SCKO3
请注意，一个重要的通知有关可用性，标准保修，并在德州仪器公司的关键应用程序使用
半导体产品和免责条款及其出现在此数据表的末尾。
的PLL1705及PLL1706使用相同的管芯和它们除了模式控制电相同。
PRODUCTION数据信息为出版日期。制品
符合每德州仪器标准保修条款的规范。
生产加工并不包括所有参数进行测试。
版权
2002年，德州仪器
PLL1705
PLL1706
SLES046A - 2002年8月 - 修订2002年9月
www.ti.com
这个集成电路可以被ESD损坏。德州仪器建议所有集成电路与适当的处理
预防措施。如果不遵守正确的操作和安装程序，可以造成损坏。
ESD损害的范围可以从细微的性能下降，完成设备故障。精密集成电路可能更容易受到
因为伤害非常小的参数变化可能导致设备不能满足其公布的规格。
封装/订购信息
产品
包
封装代码
手术
温度
范围
-25℃至85℃
25°C
-25℃至85℃
25°C
包
记号
PLL1705
PLL1706
订购
数
PLL1705DBQ
PLL1705DBQ
PLL1706DBQ
SSOP 20
SSOP 20
20DBQ
20DBQ
PLL1705DBQR
PLL1706DBQ
PLL1706DBQR
运输
媒体
管
磁带和卷轴
管
磁带和卷轴
绝对最大额定值
在工作自由空气的温度范围内，除非另有说明（ 1 ）
PLL1705和PLL1706
电源电压： VCC ， VDD1-3
电源电压的差异： VCC ， VDD1-3
接地电压差： AGND ， DGND1-3
数字输入电压： FS1 （MD） ， FS2 （MC） ，SR （ML） ， CSEL
模拟输入电压， XT1 ， XT2
输入电流（耗材除外的任何引脚）
在偏置环境温度
储存温度
结温
焊接温度（焊接）
4V
±0.1
V
±0.1
V
–
0.3 V至（ VDD + 0.3 ）V
–
0.3 V至（ VCC + 0.3 ）V
±10
mA
–40°C
至125℃
-55_C到150_C
150°C
260 ℃， 5秒
封装温度（IR回流焊，峰值）
260°C
（ 1 ）强调超越“绝对最大额定值”，可能对器件造成永久性损坏。这些压力额定值只，和
该设备在这些或超出下标明的任何其他条件的功能操作“推荐工作条件”不
暗示。暴露于长时间处于最大绝对额定情况下会影响器件的可靠性。
2
www.ti.com
PLL1705
PLL1706
SLES046A - 2002年8月 - 修订2002年9月
电气特性
所有规格在TA = 25 ° C， VDD1 - VDD3 （ = VDD ） = VCC = 3.3 V ， FM = 27 MHz的晶振， FS = 48千赫（除非另有说明）
参数
数字输入/输出
逻辑输入
VIH （1）
VIL （1）
IIH （1）
IIL （1）
VOH （2）
VOL （2）
输入逻辑电平
输入逻辑电流
逻辑输出
输出逻辑电平
采样频率
Samplingfrequency
IOH = -4毫安
IOL = 4毫安
FS标准
双FS
VIN = VDD
VIN = 0 V
CMOS
VDD - 0.4 V
0.4
32
64
44.1
88.2
48
96
27.27
0.3 VCC
VIN = VCC
VIN = 0 V
3.5
20 ％至80％的VDD
80％至VDD的20％
对于晶体振荡
外部时钟
45%
2.0
2.0
48%
50%
50
0.5
固定
输出系统时钟频率
可选44.1千赫
FS 256
FS 384
输出上升时间
输出下降时间
输出占空比
输出时钟抖动（ 5 ）
频率稳定时间（ 7 ）
电时间（8）的
PLL1705 ，以表示输出频率
PLL1706 ，以表示输出频率
要说明的输出频率
20 ％至80％的VDD
80％至VDD的20％
45
16.9344
8.192
12.288
12.288
18.432
2.0
2.0
50
50
50
80
3
55
100
150
200
6
33.8688
33.8688
24.576
36.864
ns
ns
%
ps
ns
ns
ms
兆赫
1.5
ps
ms
55%
±10
±10
VDC
VDC
千赫
CMOS兼容
0.7VDD
65
3.6
0.3的Vdd
100
±10
VDC
A
测试条件
民
典型值
最大
单位
主时钟（ MCKO1 ， 2 ）特性
（ FM = 27 MHz时， C1 = C2 = 15 pF的， CL = 20 pF的测量引脚）
主时钟频率
26.73
27
VIH
VIL
IIH
IIL
输入电平（ 3 ）
输入电流（3）
输出电压（4）
输出上升时间
输出下降时间
占空比
时钟抖动（5）
电时间（6）
PLL交流特性（ SCKO0-3 ）
（ FM = 27 MHz时， CL = 20 pF的测量引脚）
SCKO0
SCKO1
SCKO2
SCKO3
0.7 VCC
兆赫
V
A
VP-P
ns
ns
（ 1 ）引脚5 ， 6 ， 7 ， 12 ： FS1 / MD ， FS2 / MC ， SR / ML ， CSEL （施密特触发输入，内部下拉， 3.3 -V宽容）
（ 2 ）引脚2 ， 3 ， 14 ， 15 ， 18 ， 19 ： SCKO2 ， SCKO3 ， MCKO1 ， MCKO2 ， SCKO1 ， SCKO0
（ 3 ）引脚10 ： XT1
（ 4 ）针11 ： XT2
（ 5 ）抖动性能被指定为抖动27 MHz的晶振和SCKO默认频率设定的标准偏差。抖动
性能随主时钟模式， SCKO频率设定和负载电容在每个时钟输出。
从开机到振荡（ 6）延迟时间
（7）时的采样频率改变时，稳定时间
从开机到锁定（ 8 ）的延迟时间
（ 9 ） FM = 27 MHz的晶振，在MCKO1 ， MCKO2 ， SCKO0 ， SCKO1 ， SCKO2 ， SCKO3空载。电源电流的变化与采样
频率选择和负载条件。
（ 10 ）当CE的所有位[6 ： 1 ]为0 ，则PLL1706进入掉电模式。
3
PLL1705
PLL1706
SLES046A - 2002年8月 - 修订2002年9月
www.ti.com
电气特性（续）
所有规格在TA = 25 ° C， VDD1 - VDD3 （ = VDD ） = VCC = 3.3 V ， FM = 27 MHz的晶振， FS = 48千赫（除非另有说明）
参数
电源要求
VCC ， VDD
IDD + ICC
电源电压范围
电源电流（ 9 ）
功耗
温度范围
OperatingTemperature
–25
85
°C
θ
JA
热阻
PLL1705 / 6DBQ ： 20引脚SSOP （ 150万）
150
° C / W
（ 1 ）引脚5 ， 6 ， 7 ， 12 ： FS1 / MD ， FS2 / MC ， SR / ML ， CSEL （施密特触发输入，内部下拉， 3.3 -V宽容）
（ 2 ）引脚2 ， 3 ， 14 ， 15 ， 18 ， 19 ： SCKO2 ， SCKO3 ， MCKO1 ， MCKO2 ， SCKO1 ， SCKO0
（ 3 ）引脚10 ： XT1
（ 4 ）针11 ： XT2
（ 5 ）抖动性能被指定为抖动27 MHz的晶振和SCKO默认频率设定的标准偏差。抖动
性能随主时钟模式， SCKO频率设定和负载电容在每个时钟输出。
从开机到振荡（ 6）延迟时间
（7）时的采样频率改变时，稳定时间
从开机到锁定（ 8 ）的延迟时间
（ 9 ） FM = 27 MHz的晶振，在MCKO1 ， MCKO2 ， SCKO0 ， SCKO1 ， SCKO2 ， SCKO3空载。电源电流的变化与采样
频率选择和负载条件。
（ 10 ）当CE的所有位[6 ： 1 ]为0 ，则PLL1706进入掉电模式。
VDD = VCC = 3.3 V ， FS = 48千赫
掉电（ 10 ）
VDD = VCC = 3.3 V ， FS = 48千赫
2.7
3.3
19
320
63
3.6
25
500
90
VDC
mA
A
mW
测试条件
民
典型值
最大
单位
引脚分配
PLL1705
（ TOP VIEW ）
PLL1706
（ TOP VIEW ）
20
19
18
17
16
15
14
13
12
11
V
DD
1
SCKO2
SCKO3
DGND1
FS1
FS2
SR
V
CC
AGND
XT1
1
2
3
4
5
6
7
8
9
10
V
DD
3
SCKO0
SCKO1
DGND3
DGND2
MCKO2
MCKO1
V
DD
2
CSEL
XT2
V
DD
1
SCKO2
SCKO3
DGND1
MD
MC
ML
V
CC
AGND
XT1
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
V
DD
3
SCKO0
SCKO1
DGND3
DGND2
MCKO2
MCKO1
V
DD
2
CSEL
XT2
4
www.ti.com
PLL1705
PLL1706
SLES046A - 2002年8月 - 修订2002年9月
终端功能
终奌站
名字
AGND
CSEL
DGND1
DGND2
DGND3
FS1(MD)
FS2(MC)
MCKO1
MCKO2
SCKO0
SCKO1
SCKO2
SCKO3
SR（ ML）的
VCC
VDD1
VDD2
VDD3
XT1
XT2
号
9
12
4
16
17
5
6
14
15
19
18
2
3
7
8
1
13
20
10
11
I / O
–
IN
–
–
–
IN
IN
OUT
OUT
OUT
OUT
OUT
OUT
IN
–
–
–
–
IN
OUT
模拟地
SCKO1频率选择控制（ 1 ）
数字地面1
数字地2
数字地面3
采样频率组控制在PLL1705 ，数据输入中PLL1706串行控制（1）
采样频率组控制在PLL1705 ，位时钟输入在PLL1706串行控制（1）
27 - MHz主时钟输出1
27 - MHz主时钟输出2
系统时钟输出0 （ 33.8688 MHz的固定）
系统时钟输出1 （可选为44.1千赫）
系统时钟输出2 （ 256 FS ）
系统时钟输出3 （ 384 FS ）
在采样率PLL1705控制，负载选通输入为PLL1706串行控制（ 1 ）
模拟电源， 3.3 V
数字电源1 ， 3.3 V
数字电源2 ， 3.3 V
数字电源3 ， 3.3 V
27 - MHz晶体振荡器或外部时钟输入
27 - MHz晶体振荡器，必须是开放的外部时钟输入模式
描述
（ 1 ）施密特触发输入，内部下拉。
5
QQ：2881677436 复制
