初步
PLL103-07
2个DIMM DDR扇出缓冲器
特点
生成12个输出缓存器从一个输入端。
支持VIA Pro266 DDR芯片组。
最多支持2 DDR DIMM内存模块。
支持高达400MHz的DDR ， SDRAM芯片。
一个额外的输出反馈。
6差分时钟分配。
比5ns的延迟更少。
任何输出间偏斜小于100 ps的。
2.5V电源电压范围。
采用28引脚SSOP 。
引脚配置
FBOUT
GND
DDRT0
DDRC0
VDD2.5
GND
DDRT1
DDRC1
VDD2.5
BUF_IN
GND
DDRT2
DDRC2
VDD2.5
DDR0T
注意：
＃ ：低电平有效
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
GND
DDRT5
DDRC5
VDD2.5
GND
DDRT4
DDRC4
VDD2.5
GND
DDRT3
DDRC3
VDD2.5
SCLK
SDATA
PLL103-07
框图
SDATA
SCLK
I2C
控制
DDR0C
DDR1T
DDR1C
DDR2T
DDR2C
说明
该PLL103-07被设计为一个2.5V缓冲至
在PC应用程序分发高速时钟。该
器件具有12个输出。这些输出可以
配置为支持2个DDR DIMM内存模块。该PLL103-07
可配合使用的PLL202-04或
类似的时钟合成器的VIA Pro的266芯片组。
BUF_IN
DDR3T
DDR3C
DDR4T
DDR4C
DDR5T
DDR5C
FBOUT
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
转01年1月3日第1页
初步
PLL103-07
2个DIMM DDR扇出缓冲器
引脚说明
名字
FBOUT
BUF_IN
DDRT [ 0 ： 5 ]
DDRC [0： 5]
VDD2.5
GND
数
1
10
3,7,12,19,
23,27
4,8,13,18,
22,26
5,9,14,
17,21,25
6,11,20,24
TYPE
O
I
O
O
P
P
反馈时钟芯片组。
从芯片组的参考输入。
描述
的差分对输出“真”的时钟。
的差分对输出的“互补”的时钟。
2.5V电源。
地面上。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
转01年1月3日第2页
初步
PLL103-07
2个DIMM DDR扇出缓冲器
I2C总线配置设置
地址分配
SLAVE
接收器/发送器
数据传输速率
A6
1
A5
1
A4
0
A3
1
A2
0
A1
0
A0
1
读/写
_
同时提供从设备的写和读回功能
为100kbits / s的标准模式
该串行协议设计，让这两个区块写入和从控制器读取。该
字节必须按顺序访问的从最低到最高字节。每个字节传输
必须跟1应答位。不承认比特传输的字节
终止传输。写或读数据块都与主机发送一个从开始
地址和写条件（ 0xD2 ）或一个阅读条件（ 0xD3 ） 。
下面这个地址字节的确认，在
写模式：
该
命令字节
和
字节
数字节必须由主发送
但由从属忽略，在
阅读方式：
该
字节
计数字节
会
主机读取
那么所有其他
数据字节。字节数字节
默认情况下，在
电是= （ 0×09 ） 。
数据协议
I2C控制寄存器
1字节6 ：输出寄存器
（ 1 =启用， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
-
-
-
-
-
27, 26
23, 22
19, 18
默认
1
0
0
0
1
1
1
1
描述
版权所有
版权所有
版权所有
版权所有
版权所有
DDRT5 ， DDRC5
DDRT4 ， DDRC4
DDRT3 ， DDRC3
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
转01年1月3日第3页
初步
PLL103-07
2个DIMM DDR扇出缓冲器
2.字节7 ：输出寄存器
（ 1 =启用， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
-
-
-
12, 13
-
7, 8
-
3, 4
默认
1
1
1
1
1
1
1
1
描述
版权所有
版权所有
版权所有
DDRT2 ， DDRC2
版权所有
DDRT1 ， DDRC1
版权所有
DDRT0 ， DDRC0
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
转01年1月3日第4页
初步
PLL103-07
2个DIMM DDR扇出缓冲器
电气规格
1.绝对最大额定值
参数
电源电压
输入电压， DC
输出电压，直流
储存温度
工作环境温度
ESD电压
符号
V
DD
V
I
V
O
T
S
T
A
分钟。
V
SS
-
0.5
V
SS
-
0.5
V
SS
-
0.5
-65
0
马克斯。
7.0
V
DD
+
0.5
V
DD
+
0.5
150
70
2
单位
V
V
V
°C
°C
KV
超出长时间最大额定值所指明的限制条件下的曝光装置的可能会造成永久性的损坏
装置，并影响了产品的可靠性。这些条件表示在这些或任何其它的应力只等级，并且该器件的功能性操作
上述本说明书中提到的操作限制条件是不是暗示。
2.工作条件
参数
电源电压
输入电容
输出电容
符号
V
DD2.5
C
IN
C
OUT
分钟。
2.375
马克斯。
2.625
5
6
单位
V
pF
pF
3.电气规格
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
输出高
电压
输出低
电压
输出高
当前
输出低
当前
注意：
TBM ：要测量
符号
V
IH
V
IL
I
IH
I
IL
V
OH
V
OL
I
OH
I
OL
条件
除了I2C所有输入
除了I2C所有输入
V
IN
= V
DD
V
IN
= 0
IOL = -12mA ，
IOL = 12毫安，
VDD = 2.375V
VDD = 2.375V
分钟。
2.0
V
SS
-0.3
典型值。
马克斯。
V
DD
+0.3
0.8
TBM
TBM
单位
V
V
uA
uA
V
1.7
0.6
-18
26
-32
35
V
mA
mA
VDD = 2.375V ， VOUT = 1V
VDD = 2.375V ， VOUT = 1.2V
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
转01年1月3日第5页
初步
PLL103-07
2个DIMM DDR扇出缓冲器
特点
生成12个输出缓存器从一个输入端。
支持VIA Pro266 DDR芯片组。
最多支持2 DDR DIMM内存模块。
支持高达400MHz的DDR ， SDRAM芯片。
一个额外的输出反馈。
6差分时钟分配。
比5ns的延迟更少。
任何输出间偏斜小于100 ps的。
2.5V电源电压范围。
采用28引脚SSOP 。
引脚配置
FBOUT
GND
DDRT0
DDRC0
VDD2.5
GND
DDRT1
DDRC1
VDD2.5
BUF_IN
GND
DDRT2
DDRC2
VDD2.5
DDR0T
注意：
＃ ：低电平有效
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
GND
DDRT5
DDRC5
VDD2.5
GND
DDRT4
DDRC4
VDD2.5
GND
DDRT3
DDRC3
VDD2.5
SCLK
SDATA
PLL103-07
框图
SDATA
SCLK
I2C
控制
DDR0C
DDR1T
DDR1C
DDR2T
DDR2C
说明
该PLL103-07被设计为一个2.5V缓冲至
在PC应用程序分发高速时钟。该
器件具有12个输出。这些输出可以
配置为支持2个DDR DIMM内存模块。该PLL103-07
可配合使用的PLL202-04或
类似的时钟合成器的VIA Pro的266芯片组。
BUF_IN
DDR3T
DDR3C
DDR4T
DDR4C
DDR5T
DDR5C
FBOUT
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
转01年1月3日第1页
初步
PLL103-07
2个DIMM DDR扇出缓冲器
引脚说明
名字
FBOUT
BUF_IN
DDRT [ 0 ： 5 ]
DDRC [0： 5]
VDD2.5
GND
数
1
10
3,7,12,19,
23,27
4,8,13,18,
22,26
5,9,14,
17,21,25
6,11,20,24
TYPE
O
I
O
O
P
P
反馈时钟芯片组。
从芯片组的参考输入。
描述
的差分对输出“真”的时钟。
的差分对输出的“互补”的时钟。
2.5V电源。
地面上。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
转01年1月3日第2页
初步
PLL103-07
2个DIMM DDR扇出缓冲器
I2C总线配置设置
地址分配
SLAVE
接收器/发送器
数据传输速率
A6
1
A5
1
A4
0
A3
1
A2
0
A1
0
A0
1
读/写
_
同时提供从设备的写和读回功能
为100kbits / s的标准模式
该串行协议设计，让这两个区块写入和从控制器读取。该
字节必须按顺序访问的从最低到最高字节。每个字节传输
必须跟1应答位。不承认比特传输的字节
终止传输。写或读数据块都与主机发送一个从开始
地址和写条件（ 0xD2 ）或一个阅读条件（ 0xD3 ） 。
下面这个地址字节的确认，在
写模式：
该
命令字节
和
字节
数字节必须由主发送
但由从属忽略，在
阅读方式：
该
字节
计数字节
会
主机读取
那么所有其他
数据字节。字节数字节
默认情况下，在
电是= （ 0×09 ） 。
数据协议
I2C控制寄存器
1字节6 ：输出寄存器
（ 1 =启用， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
-
-
-
-
-
27, 26
23, 22
19, 18
默认
1
0
0
0
1
1
1
1
描述
版权所有
版权所有
版权所有
版权所有
版权所有
DDRT5 ， DDRC5
DDRT4 ， DDRC4
DDRT3 ， DDRC3
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
转01年1月3日第3页
初步
PLL103-07
2个DIMM DDR扇出缓冲器
2.字节7 ：输出寄存器
（ 1 =启用， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
-
-
-
12, 13
-
7, 8
-
3, 4
默认
1
1
1
1
1
1
1
1
描述
版权所有
版权所有
版权所有
DDRT2 ， DDRC2
版权所有
DDRT1 ， DDRC1
版权所有
DDRT0 ， DDRC0
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
转01年1月3日第4页
初步
PLL103-07
2个DIMM DDR扇出缓冲器
电气规格
1.绝对最大额定值
参数
电源电压
输入电压， DC
输出电压，直流
储存温度
工作环境温度
ESD电压
符号
V
DD
V
I
V
O
T
S
T
A
分钟。
V
SS
-
0.5
V
SS
-
0.5
V
SS
-
0.5
-65
0
马克斯。
7.0
V
DD
+
0.5
V
DD
+
0.5
150
70
2
单位
V
V
V
°C
°C
KV
超出长时间最大额定值所指明的限制条件下的曝光装置的可能会造成永久性的损坏
装置，并影响了产品的可靠性。这些条件表示在这些或任何其它的应力只等级，并且该器件的功能性操作
上述本说明书中提到的操作限制条件是不是暗示。
2.工作条件
参数
电源电压
输入电容
输出电容
符号
V
DD2.5
C
IN
C
OUT
分钟。
2.375
马克斯。
2.625
5
6
单位
V
pF
pF
3.电气规格
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
输出高
电压
输出低
电压
输出高
当前
输出低
当前
注意：
TBM ：要测量
符号
V
IH
V
IL
I
IH
I
IL
V
OH
V
OL
I
OH
I
OL
条件
除了I2C所有输入
除了I2C所有输入
V
IN
= V
DD
V
IN
= 0
IOL = -12mA ，
IOL = 12毫安，
VDD = 2.375V
VDD = 2.375V
分钟。
2.0
V
SS
-0.3
典型值。
马克斯。
V
DD
+0.3
0.8
TBM
TBM
单位
V
V
uA
uA
V
1.7
0.6
-18
26
-32
35
V
mA
mA
VDD = 2.375V ， VOUT = 1V
VDD = 2.375V ， VOUT = 1.2V
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
转01年1月3日第5页
QQ：2880707522 复制
