PLL102-04
低偏移的输出缓冲器
特点
频率范围50 120MHz的。
内部锁相环将允许传播光谱
对参考时钟特鲁姆调制传递给
输出（高达100kHz的SST调制）。
零输入 - 输出延迟。
小于700 ps的设备 - 设备倾斜。
比输出之间250 ps的偏差更小。
小于200 ps的周期 - 周期抖动。
输出使能功能的三态输出。
工作电压为3.3V 。
采用8引脚150mil SOIC封装。
备注
如果REF时钟停止时间超过为10μs后它已经是
提供给芯片，以及上电后，输出时钟将
消失。在该实例中，一个完整的电复位要求是为了
重新激活该输出时钟。
引脚配置
REF
CLK2
CLK1
GND
1
2
3
4
8
7
6
5
CLKOUT
CLK4
VDD
CLK3
PLL102-04
描述
该PLL102-04是一款高性能，低偏移，低
旨在发布高抖动零延迟缓冲器
高速时钟，并采用8引脚SOIC封装。它
具有与输入同步的四个输出端。
同步是通过CLKOUT建立饲料
备份到PLL的输入。自之间的偏移
输入和输出是小于
±350
ps的，该设备
作为一个零延迟缓冲器。
框图
REF
PLL
CLKOUT
CLK1
CLK2
CLK3
CLK4
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年9月22日第1页
PLL102-04
低偏移的输出缓冲器
引脚说明
名字
REF
1
CLK2
2
CLK1
2
GND
CLK3
2
VDD
CLK4
2
CLKOUT
2
数
1
2
3
4
5
6
7
8
TYPE
I
O
O
P
O
P
O
O
描述
输入参考频率。有关此信号的扩频调制将
传递到输出（高达100kHz的SST调制）。
缓冲时钟输出。
缓冲时钟输出。
地面上。
缓冲时钟输出。
3.3V电源。
缓冲时钟输出。
缓冲时钟输出。内部反馈该引脚上。
注意事项：
1 ：弱上拉了下来。 2 ：在所有输出弱上拉了下来。
电气规格
1.绝对最大额定值
参数
电源电压
输入电压， DC
输出电压，直流
储存温度
工作环境温度*
结温
焊接温度（焊接， 10秒）
ESD保护，人体模型
符号
V
DD
V
I
V
O
T
S
T
A
T
J
分钟。
-0.5
-0.5
-65
-40
马克斯。
4.6
V
DD
+0.5
V
DD
+0.5
150
85
125
260
2
单位
V
V
V
°C
°C
°C
°C
kV
超出长时间最大额定值所指明的限制条件下的曝光装置的可能会造成永久性的损坏
装置，并影响了产品的可靠性。这些条件代表了一个额定值，以及设备在这些功能操作或任何其他CON-
ditions上述本说明书中提到的操作限制是不是暗示。
*
注意：
工作温度是由设计，所有部件（商业和工业）保证，但测试的唯一的商业档次。
2.电气特性
参数
电源电压
输入低电压
输入高电压
输入低电平电流
输入高电流
输出低电压
输出高电压
掉电电源电流
电源电流
符号
V
DD
V
IL
V
IH
I
IL
I
IH
V
OL
V
OH
I
DD
I
DD
条件
分钟。
2.97
2.0
典型值。
马克斯。
3.63
0.8
单位
V
V
V
A
A
V
V
A
mA
V
IN
= 0V
V
IN
= V
DD
I
OL
= 50毫安
I
OH
= 50毫安
REF = 0MHz处
在133MHz的空载输出，
SEL输入在V
DD
或GND
2.4
19
0.10
0.25
2.9
0.3
35
50.0
100.0
0.4
50.0
45
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年9月22日第2页
PLL102-04
低偏移的输出缓冲器
3.开关特性
参数
输出频率
占空比（ T2
÷
t1 )
占空比（ T2
÷
t1 )
上升时间
下降时间
输出到输出偏斜
延迟，楼盘上升沿
CLKOUT上升沿
设备到设备斜
循环周期抖动
PLL锁定时间
抖动;绝对抖动
抖动; 1 ，司马
符号
t1
Dt1
Dt2
T
r
T
f
T
SKEW
T
延迟
T
DSK - DSK
T
CYC- CYC
T
LOCK
T
刺戳
T
j1-s
描述
测量1.4V ，
C
L
= 30pF的，女
OUT
= 66.67MHz
测量1.4V
测量0.8V之间
和2.0V ，C
L
=30pF
测量2.0V之间
和0.8V ，C
L
=30pF
同样装所有输出，
C
L
=20pF
测量1.4V
测量V
DD
/ 2上
器件的引脚CLKOUT
测量66.67MHz ，
负载输出
稳定的电源，有效的
时钟介绍了REF引脚
在10,000个周期，C
L
=30pF
在10,000个周期，C
L
=30pF
分钟。
50
40.0
45.0
典型值。
50.0
50.0
1.2
1.2
马克斯。
120
60.0
55.0
1.5
1.5
250
单位
兆赫
%
%
ns
ns
ps
ps
ps
ps
ms
ps
ps
0
0
±350
700
150
1.0
70
10
100
20
开关波形
占空比时序
t1
t2
1.4V
1.4V
1.4V
输出 - 输出偏斜
产量
1.4V
1.4V
产量
T
SKEW
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年9月22日第3页
PLL102-04
低偏移的输出缓冲器
切换波形
所有输出上升/下降时间
2.0V
2.0V
0.8V
t
r
t
f
3.3V
0V
产量
0.8V
输入到输出的传输延迟
输入
V
DD
/2
产量
V
DD
/2
T
延迟
设备到设备斜
设备1 CLKOUT
V
DD
/2
设备2 CLKOUT
V
DD
/2
T
DSK - DSK
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年9月22日第4页
PLL102-04
低偏移的输出缓冲器
输出输出扭曲
CLKOUT和CLK之间的偏差（ 1-4）输出不是动态的调整
PLL 。因为输出CLKOUT信号的输入到PLL 1 ，零相位差被保持
从REF至CLKOUT 。如果同样装载所有的输出，零相位差会
从REF保持所有输出。
如果应用程序不需要进行任何输出，输出偏斜，所有的输出必须平等地加载。
如果CLK （ 1-4）的输出比CLKOUT ， CLK少装（ 1-4）输出会导致它;如果
CLK （ 0-4 ）比CLKOUT ， CLK （ 1-4）以上载，否则会落后于CLKOUT 。
由于CLKOUT和CLK （1-4）的输出是相同的，它们全都起始于相同的时间，
但不同的负载会导致他们有不同的上升时间和不同的时间穿越
测量阈值。
REF
CLKOUT
CLK(1-4)
零延迟
REF输入和负载同样所有输出
REF
CLKOUT
CLK(1-4)
先进
REF输入和CLK同样装载（1-4 ）输出，
在CLK （1-4）比CLKOUT的负载较少。
REF
CLKOUT
CLK(1-4)
延迟
REF输入和CLK （ 1-4）输出负载同样，与
CLK （1-4）比CLKOUT的多个经装载。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年9月22日第5页
PLL102-04
低偏移的输出缓冲器
特点
频率范围50 120MHz的。
内部锁相环将允许传播光谱
对参考时钟特鲁姆调制传递给
输出（高达100kHz的SST调制）。
零输入 - 输出延迟。
小于700 ps的设备 - 设备倾斜。
比输出之间250 ps的偏差更小。
小于200 ps的周期 - 周期抖动。
输出使能功能的三态输出。
工作电压为3.3V 。
采用8引脚150mil SOIC封装。
备注
如果REF时钟停止时间超过为10μs后它已经是
提供给芯片，以及上电后，输出时钟将
消失。在该实例中，一个完整的电复位要求是为了
重新激活该输出时钟。
引脚配置
REF
CLK2
CLK1
GND
1
2
3
4
8
7
6
5
CLKOUT
CLK4
VDD
CLK3
PLL102-04
描述
该PLL102-04是一款高性能，低偏移，低
旨在发布高抖动零延迟缓冲器
高速时钟，并采用8引脚SOIC封装。它
具有与输入同步的四个输出端。
同步是通过CLKOUT建立饲料
备份到PLL的输入。自之间的偏移
输入和输出是小于
±350
ps的，该设备
作为一个零延迟缓冲器。
框图
REF
PLL
CLKOUT
CLK1
CLK2
CLK3
CLK4
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年9月22日第1页
PLL102-04
低偏移的输出缓冲器
引脚说明
名字
REF
1
CLK2
2
CLK1
2
GND
CLK3
2
VDD
CLK4
2
CLKOUT
2
数
1
2
3
4
5
6
7
8
TYPE
I
O
O
P
O
P
O
O
描述
输入参考频率。有关此信号的扩频调制将
传递到输出（高达100kHz的SST调制）。
缓冲时钟输出。
缓冲时钟输出。
地面上。
缓冲时钟输出。
3.3V电源。
缓冲时钟输出。
缓冲时钟输出。内部反馈该引脚上。
注意事项：
1 ：弱上拉了下来。 2 ：在所有输出弱上拉了下来。
电气规格
1.绝对最大额定值
参数
电源电压
输入电压， DC
输出电压，直流
储存温度
工作环境温度*
结温
焊接温度（焊接， 10秒）
ESD保护，人体模型
符号
V
DD
V
I
V
O
T
S
T
A
T
J
分钟。
-0.5
-0.5
-65
-40
马克斯。
4.6
V
DD
+0.5
V
DD
+0.5
150
85
125
260
2
单位
V
V
V
°C
°C
°C
°C
kV
超出长时间最大额定值所指明的限制条件下的曝光装置的可能会造成永久性的损坏
装置，并影响了产品的可靠性。这些条件代表了一个额定值，以及设备在这些功能操作或任何其他CON-
ditions上述本说明书中提到的操作限制是不是暗示。
*
注意：
工作温度是由设计，所有部件（商业和工业）保证，但测试的唯一的商业档次。
2.电气特性
参数
电源电压
输入低电压
输入高电压
输入低电平电流
输入高电流
输出低电压
输出高电压
掉电电源电流
电源电流
符号
V
DD
V
IL
V
IH
I
IL
I
IH
V
OL
V
OH
I
DD
I
DD
条件
分钟。
2.97
2.0
典型值。
马克斯。
3.63
0.8
单位
V
V
V
A
A
V
V
A
mA
V
IN
= 0V
V
IN
= V
DD
I
OL
= 50毫安
I
OH
= 50毫安
REF = 0MHz处
在133MHz的空载输出，
SEL输入在V
DD
或GND
2.4
19
0.10
0.25
2.9
0.3
35
50.0
100.0
0.4
50.0
45
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年9月22日第2页
PLL102-04
低偏移的输出缓冲器
3.开关特性
参数
输出频率
占空比（ T2
÷
t1 )
占空比（ T2
÷
t1 )
上升时间
下降时间
输出到输出偏斜
延迟，楼盘上升沿
CLKOUT上升沿
设备到设备斜
循环周期抖动
PLL锁定时间
抖动;绝对抖动
抖动; 1 ，司马
符号
t1
Dt1
Dt2
T
r
T
f
T
SKEW
T
延迟
T
DSK - DSK
T
CYC- CYC
T
LOCK
T
刺戳
T
j1-s
描述
测量1.4V ，
C
L
= 30pF的，女
OUT
= 66.67MHz
测量1.4V
测量0.8V之间
和2.0V ，C
L
=30pF
测量2.0V之间
和0.8V ，C
L
=30pF
同样装所有输出，
C
L
=20pF
测量1.4V
测量V
DD
/ 2上
器件的引脚CLKOUT
测量66.67MHz ，
负载输出
稳定的电源，有效的
时钟介绍了REF引脚
在10,000个周期，C
L
=30pF
在10,000个周期，C
L
=30pF
分钟。
50
40.0
45.0
典型值。
50.0
50.0
1.2
1.2
马克斯。
120
60.0
55.0
1.5
1.5
250
单位
兆赫
%
%
ns
ns
ps
ps
ps
ps
ms
ps
ps
0
0
±350
700
150
1.0
70
10
100
20
开关波形
占空比时序
t1
t2
1.4V
1.4V
1.4V
输出 - 输出偏斜
产量
1.4V
1.4V
产量
T
SKEW
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年9月22日第3页
PLL102-04
低偏移的输出缓冲器
切换波形
所有输出上升/下降时间
2.0V
2.0V
0.8V
t
r
t
f
3.3V
0V
产量
0.8V
输入到输出的传输延迟
输入
V
DD
/2
产量
V
DD
/2
T
延迟
设备到设备斜
设备1 CLKOUT
V
DD
/2
设备2 CLKOUT
V
DD
/2
T
DSK - DSK
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年9月22日第4页
PLL102-04
低偏移的输出缓冲器
输出输出扭曲
CLKOUT和CLK之间的偏差（ 1-4）输出不是动态的调整
PLL 。因为输出CLKOUT信号的输入到PLL 1 ，零相位差被保持
从REF至CLKOUT 。如果同样装载所有的输出，零相位差会
从REF保持所有输出。
如果应用程序不需要进行任何输出，输出偏斜，所有的输出必须平等地加载。
如果CLK （ 1-4）的输出比CLKOUT ， CLK少装（ 1-4）输出会导致它;如果
CLK （ 0-4 ）比CLKOUT ， CLK （ 1-4）以上载，否则会落后于CLKOUT 。
由于CLKOUT和CLK （1-4）的输出是相同的，它们全都起始于相同的时间，
但不同的负载会导致他们有不同的上升时间和不同的时间穿越
测量阈值。
REF
CLKOUT
CLK(1-4)
零延迟
REF输入和负载同样所有输出
REF
CLKOUT
CLK(1-4)
先进
REF输入和CLK同样装载（1-4 ）输出，
在CLK （1-4）比CLKOUT的负载较少。
REF
CLKOUT
CLK(1-4)
延迟
REF输入和CLK （ 1-4）输出负载同样，与
CLK （1-4）比CLKOUT的多个经装载。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年9月22日第5页
QQ：2880707522 复制
