（初步）
PL680-37/38/39
38-640MHz低相位噪声XO
特点
超过0.4ps RMS少（数12KHz - 20MHz的）相
抖动
所有频率
.
小于25PS峰到峰抖动所有
频率。
低相位噪声输出（ @ 1MHz的频率
OFFSET
-144dBc / Hz的为106.25MHz
-144dBc / Hz的为156.25MHz
-144dBc / Hz的为212.5MHz
-140dBc / Hz的为312.5MHz ，
-131dBC /赫兹622.08MHz的
19MHz - 40MHz的晶振输入。
38MHz - 640MHz输出。
可在PECL ，LVDS或CMOS输出。
输出使能选择。
2.5V & 3.3V工作电压。
可在3x3 QFN封装或16引脚TSSOP
包。
封装引脚配置
VDDANA
XIN
XOUT
SEL2^
OE_CTRL
DNC
GNDANA
LP
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
SEL0^
SEL1^
GNDBUF
QBAR
VDDBUF
Q
GNDBUF
LM
PL680-3X
16引脚TSSOP
VDDANA
SEL0^
10
XOUT
SEL2^
OE_CTRL
DNC
12
13
14
15
16
1
11
SEL1^
9
XIN
8
7
6
GNDBUF
QBAR
VDDBUF
Q
描述
该PL680-3X是单片低抖动和低
相位噪声高性能的时钟，能
保持0.4ps RMS相位抖动和CMOS ，
LVDS或PECL输出，覆盖很宽的频率
输出范围可达到640MHz 。它允许高
性能和高频输出，可以使用低
成本的19-40MHz之间根本水晶..
PL680-3X的频率选择垫启用
（2 ，4，8或16） * F输出频率
XIN
。该
PL680-3X旨在解决苛刻
高性能应用，例如要求
光纤通道，串行ATA ，以太网， SAN等。
PL680-3X
2
3
4
5
GNDANA
采用3x3 QFN封装
注1 ： QBAR用于单端CMOS输出
.
注2 ： ^表示内部上拉电阻。
框图
VCO
分频器
收费
泵
+
环
滤波器
产量
分频器
(1,2,4,8)
GNDBUF
LP
LM
XIN
XOUT
XTAL
OSC
相
探测器
VCO
(F
XIN
x16)
QBAR
Q
性能调节器
OE
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年11月28日第1页
（初步）
PL680-37/38/39
38-640MHz低相位噪声XO
输出使能逻辑电平
产品编号
PL680-38 （ PECL ）
PL680-37 & 39 （ CMOS或LVDS ）
OE
0（默认）
1
0
1（默认）
状态
输出启用
三州
三州
输出启用
引脚说明
名字
VDDANA
XIN
XOUT
SEL2
OE_CTRL
DNC
GNDANA
LP
LM
GNDBUF
Q
VDDBUF
QBAR
GNDBUF
SEL1
SEL0
TSSOP
引脚数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
采用3x3mm QFN
引脚数
11
12
13
14
15
16
1
2
3
4
5
6
7
8
9
10
TYPE
P
I
O
I
I
-
P
-
-
P
O
P
O
P
I
I
VDD为模拟电路。
描述
晶振输入引脚。 （见第3页上的晶体规格） 。
晶振输出引脚。 （见第3页上的晶体规格） 。
输出频率选择引脚。
输出使能控制引脚。 （请参见OE_CTRL逻辑电平
1).
不要连接
地面模拟电路。
调整电感器的连接。电感器推荐为
高Q尺寸小0402或0603贴片元件，而且必须是
放置LP和LM相邻引脚之间。将电感接近
到IC以尽量减少寄生效应并
维持电感Q.
接地连接输出缓冲电路。
PECL或LVDS输出。
VDD连接的输出缓冲电路。 VDDBUF应
从其他VDDS分别耦只要有可能。
互补PECL ， LVDS输出;或单端CMOS
输出。
接地连接输出缓冲电路。
输出频率选择引脚。
输出频率选择引脚。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年11月28日第2页
（初步）
PL680-37/38/39
38-640MHz低相位噪声XO
频率选择表
SEL2
0
0
0
0
1
1
1
1
SEL1
0
0
1
1
0
0
1
1
SEL0
0
1
0
1
0
1
0
1
选择的乘法器/输出频率
VCO最大*
VCO敏*
版权所有
版权所有
散热片×2
鳍×8
鳍×16
散热片×4
所有SEL垫具有内部上拉电阻（默认值为“1 ” ） 。邦德至GND，设置为0 。
*特殊的测试模式，以帮助选择目标输出频率的电感值。
性能调优&电感值的选择
请参考PhaseLink的“ PhasorV调整援助”软件自动计算出最佳的电感器
值。此外，下面的图表可以被用作用于快速电感值的选择基准。
使用特殊的测试模式“ VCO最大”和“最小VCO ”，以确定最佳的电感值。 “ VCO最大”
代表VCO范围和“ VCO民”的高端代表的VCO范围的低端。输出
频率在“ VCO最大”和“最小VCO ”测试模式是VCO / 16 。这意味着输出频率是
周围的晶体频率将被使用。最佳的电感值，其中目标晶体频率
最接近于“ VCO的最大”和“最小的VCO ”输出频率之间的中间位置。在这种情况下，压控振荡器将锁定
在其调谐范围与在任一侧最大余量的中间。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年11月28日第3页
（初步）
PL680-37/38/39
38-640MHz低相位噪声XO
电气规格
1.绝对最大额定值
参数
电源电压
输入电压， DC
输出电压，直流
储存温度
工作环境温度*
结温
焊接温度（焊接， 10秒）
ESD保护，人体模型
符号
V
DD
V
I
V
O
T
S
T
A
T
J
分钟。
-0.5
-0.5
-65
-40
马克斯。
4.6
V
DD
+0.5
V
DD
+0.5
150
85
125
260
2
单位
V
V
V
°C
°C
°C
°C
kV
超出长时间最大额定值所指明的限制条件下的曝光装置的可能会造成永久性的损坏
装置，并影响了产品的可靠性。这些条件表示在这些或任何其它的应力只等级，并且该器件的功能性操作
上述本说明书中提到的操作限制条件是不是暗示。
*
注意：
工作温度是由设计，所有部件（商业和工业）保证，但测试的唯一的商业档次。
2.水晶规格
参数
晶体谐振器频率
水晶装载评级
水晶并联电容
推荐ESR
符号
F
XIN
C
L（ XTAL ）
C
0 （ XTAL ）
R
E
条件
水货基本模式
分钟。
19
典型值。
17.7
马克斯。
40
5
30
单位
兆赫
pF
pF
AT切割
注意：
水晶装载的评价： 17.7pF的晶振看到的XO芯片的负荷。据推测，该晶体会在此标称频率
负载。如果晶体需要较少负荷以在标称频率，则电容器可以放置在一系列的晶体。如果晶体，需要更多的
负载是在额定频率，电容可以放置在XIN和XOUT到地面。然而，这可能会降低振荡器增益。
3.通用电气规格
参数
电源电流，
动态（带
加载输出）
工作电压
输出时钟
占空比
短路
当前
注意：
CMOS操作不高于200MHz的具有15pF的负载建议;和320MHz的具有10pF的负载。
符号
I
DD
V
DD
条件
PECL / LVDS / CMOS
PECL / LVDS
38MHz<Fout<320MHz
320MHz<Fout<640MHz
分钟。
典型值。
马克斯。
65/45/30
90/70
单位
mA
V
%
mA
@ 50% V
DD
（ CMOS）的
@ 1.25V （ LVDS ）
@ V
DD
- 1.3V （ PECL ）
2.25
45
45
45
50
50
50
±50
3.63
55
55
55
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年11月28日第4页
（初步）
PL680-37/38/39
38-640MHz低相位噪声XO
4.抖动规范
参数
条件
频率
106.25MHz
156.25MHz
212.5MHz
312.5MHz
622.08MHz
106.25MHz
156.25MHz
212.5MHz
312.5MHz
622.08MHz
106.25MHz
156.25MHz
212.5MHz
312.5MHz
622.08MHz
分钟。
典型值。
0.4
0.4
0.4
0.4
0.4
3
3
3
3
6
20
20
20
20
40
马克斯。
0.5
0.5
0.5
0.5
0.5
5
5
5
5
8
30
30
30
30
50
单位
集成RMS抖动
集成12千赫至20兆赫
ps
周期抖动均方根
与去耦电容
之间VDD和GND 。
超过10,000次。
ps
周期抖动峰到
PEAK
与去耦电容
之间VDD和GND 。
超过10,000次。
ps
5.相位噪声指标
参数
频率。
106.25MHz
相位噪声
相对于运营商
（典型值）
156.25MHz
212.5MHz
312.5MHz
622.08MHz
@10Hz
-66
-62
-62
-59
-49
@100Hz
-96
-92
-92
-85
-84
@1kHz
-122
-120
-118
-117
-111
@10kHz
-132
-132
-126
-128
-120
@100kHz
-126
-128
-120
-125
-118
@1M
-144
-140
-140
-139
-128
@10M
-150
-150
-150
-148
-138
dBc的/赫兹
单位
6. CMOS电气特性
参数
输出驱动电流
输出时钟的上升/下降时间
输出时钟的上升/下降时间
符号
I
OH
I
OL
条件
V
OH
= V
DD
-0.4V, V
DD
=3.3V
V
OL
= 0.4V, V
DD
= 3.3V
0.3V 3.0V与15 pF负载
20％-80％用50Ω负载
分钟。
30
30
典型值。
马克斯。
单位
mA
mA
0.7
0.3
ns
ns
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年11月28日第5页
（初步）
PL680-37/38/39
38-640MHz低相位噪声XO
特点
超过0.4ps RMS少（数12KHz - 20MHz的）相
抖动
所有频率
.
小于25PS峰到峰抖动所有
频率。
低相位噪声输出（ @ 1MHz的频率
OFFSET
-144dBc / Hz的为106.25MHz
-144dBc / Hz的为156.25MHz
-144dBc / Hz的为212.5MHz
-140dBc / Hz的为312.5MHz ，
-131dBC /赫兹622.08MHz的
19MHz - 40MHz的晶振输入。
38MHz - 640MHz输出。
可在PECL ，LVDS或CMOS输出。
输出使能选择。
2.5V & 3.3V工作电压。
可在3x3 QFN封装或16引脚TSSOP
包。
封装引脚配置
VDDANA
XIN
XOUT
SEL2^
OE_CTRL
DNC
GNDANA
LP
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
SEL0^
SEL1^
GNDBUF
QBAR
VDDBUF
Q
GNDBUF
LM
PL680-3X
16引脚TSSOP
VDDANA
SEL0^
10
XOUT
SEL2^
OE_CTRL
DNC
12
13
14
15
16
1
11
SEL1^
9
XIN
8
7
6
GNDBUF
QBAR
VDDBUF
Q
描述
该PL680-3X是单片低抖动和低
相位噪声高性能的时钟，能
保持0.4ps RMS相位抖动和CMOS ，
LVDS或PECL输出，覆盖很宽的频率
输出范围可达到640MHz 。它允许高
性能和高频输出，可以使用低
成本的19-40MHz之间根本水晶..
PL680-3X的频率选择垫启用
（2 ，4，8或16） * F输出频率
XIN
。该
PL680-3X旨在解决苛刻
高性能应用，例如要求
光纤通道，串行ATA ，以太网， SAN等。
PL680-3X
2
3
4
5
GNDANA
采用3x3 QFN封装
注1 ： QBAR用于单端CMOS输出
.
注2 ： ^表示内部上拉电阻。
框图
VCO
分频器
收费
泵
+
环
滤波器
产量
分频器
(1,2,4,8)
GNDBUF
LP
LM
XIN
XOUT
XTAL
OSC
相
探测器
VCO
(F
XIN
x16)
QBAR
Q
性能调节器
OE
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年11月28日第1页
（初步）
PL680-37/38/39
38-640MHz低相位噪声XO
输出使能逻辑电平
产品编号
PL680-38 （ PECL ）
PL680-37 & 39 （ CMOS或LVDS ）
OE
0（默认）
1
0
1（默认）
状态
输出启用
三州
三州
输出启用
引脚说明
名字
VDDANA
XIN
XOUT
SEL2
OE_CTRL
DNC
GNDANA
LP
LM
GNDBUF
Q
VDDBUF
QBAR
GNDBUF
SEL1
SEL0
TSSOP
引脚数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
采用3x3mm QFN
引脚数
11
12
13
14
15
16
1
2
3
4
5
6
7
8
9
10
TYPE
P
I
O
I
I
-
P
-
-
P
O
P
O
P
I
I
VDD为模拟电路。
描述
晶振输入引脚。 （见第3页上的晶体规格） 。
晶振输出引脚。 （见第3页上的晶体规格） 。
输出频率选择引脚。
输出使能控制引脚。 （请参见OE_CTRL逻辑电平
1).
不要连接
地面模拟电路。
调整电感器的连接。电感器推荐为
高Q尺寸小0402或0603贴片元件，而且必须是
放置LP和LM相邻引脚之间。将电感接近
到IC以尽量减少寄生效应并
维持电感Q.
接地连接输出缓冲电路。
PECL或LVDS输出。
VDD连接的输出缓冲电路。 VDDBUF应
从其他VDDS分别耦只要有可能。
互补PECL ， LVDS输出;或单端CMOS
输出。
接地连接输出缓冲电路。
输出频率选择引脚。
输出频率选择引脚。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年11月28日第2页
（初步）
PL680-37/38/39
38-640MHz低相位噪声XO
频率选择表
SEL2
0
0
0
0
1
1
1
1
SEL1
0
0
1
1
0
0
1
1
SEL0
0
1
0
1
0
1
0
1
选择的乘法器/输出频率
VCO最大*
VCO敏*
版权所有
版权所有
散热片×2
鳍×8
鳍×16
散热片×4
所有SEL垫具有内部上拉电阻（默认值为“1 ” ） 。邦德至GND，设置为0 。
*特殊的测试模式，以帮助选择目标输出频率的电感值。
性能调优&电感值的选择
请参考PhaseLink的“ PhasorV调整援助”软件自动计算出最佳的电感器
值。此外，下面的图表可以被用作用于快速电感值的选择基准。
使用特殊的测试模式“ VCO最大”和“最小VCO ”，以确定最佳的电感值。 “ VCO最大”
代表VCO范围和“ VCO民”的高端代表的VCO范围的低端。输出
频率在“ VCO最大”和“最小VCO ”测试模式是VCO / 16 。这意味着输出频率是
周围的晶体频率将被使用。最佳的电感值，其中目标晶体频率
最接近于“ VCO的最大”和“最小的VCO ”输出频率之间的中间位置。在这种情况下，压控振荡器将锁定
在其调谐范围与在任一侧最大余量的中间。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年11月28日第3页
（初步）
PL680-37/38/39
38-640MHz低相位噪声XO
电气规格
1.绝对最大额定值
参数
电源电压
输入电压， DC
输出电压，直流
储存温度
工作环境温度*
结温
焊接温度（焊接， 10秒）
ESD保护，人体模型
符号
V
DD
V
I
V
O
T
S
T
A
T
J
分钟。
-0.5
-0.5
-65
-40
马克斯。
4.6
V
DD
+0.5
V
DD
+0.5
150
85
125
260
2
单位
V
V
V
°C
°C
°C
°C
kV
超出长时间最大额定值所指明的限制条件下的曝光装置的可能会造成永久性的损坏
装置，并影响了产品的可靠性。这些条件表示在这些或任何其它的应力只等级，并且该器件的功能性操作
上述本说明书中提到的操作限制条件是不是暗示。
*
注意：
工作温度是由设计，所有部件（商业和工业）保证，但测试的唯一的商业档次。
2.水晶规格
参数
晶体谐振器频率
水晶装载评级
水晶并联电容
推荐ESR
符号
F
XIN
C
L（ XTAL ）
C
0 （ XTAL ）
R
E
条件
水货基本模式
分钟。
19
典型值。
17.7
马克斯。
40
5
30
单位
兆赫
pF
pF
AT切割
注意：
水晶装载的评价： 17.7pF的晶振看到的XO芯片的负荷。据推测，该晶体会在此标称频率
负载。如果晶体需要较少负荷以在标称频率，则电容器可以放置在一系列的晶体。如果晶体，需要更多的
负载是在额定频率，电容可以放置在XIN和XOUT到地面。然而，这可能会降低振荡器增益。
3.通用电气规格
参数
电源电流，
动态（带
加载输出）
工作电压
输出时钟
占空比
短路
当前
注意：
CMOS操作不高于200MHz的具有15pF的负载建议;和320MHz的具有10pF的负载。
符号
I
DD
V
DD
条件
PECL / LVDS / CMOS
PECL / LVDS
38MHz<Fout<320MHz
320MHz<Fout<640MHz
分钟。
典型值。
马克斯。
65/45/30
90/70
单位
mA
V
%
mA
@ 50% V
DD
（ CMOS）的
@ 1.25V （ LVDS ）
@ V
DD
- 1.3V （ PECL ）
2.25
45
45
45
50
50
50
±50
3.63
55
55
55
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年11月28日第4页
（初步）
PL680-37/38/39
38-640MHz低相位噪声XO
4.抖动规范
参数
条件
频率
106.25MHz
156.25MHz
212.5MHz
312.5MHz
622.08MHz
106.25MHz
156.25MHz
212.5MHz
312.5MHz
622.08MHz
106.25MHz
156.25MHz
212.5MHz
312.5MHz
622.08MHz
分钟。
典型值。
0.4
0.4
0.4
0.4
0.4
3
3
3
3
6
20
20
20
20
40
马克斯。
0.5
0.5
0.5
0.5
0.5
5
5
5
5
8
30
30
30
30
50
单位
集成RMS抖动
集成12千赫至20兆赫
ps
周期抖动均方根
与去耦电容
之间VDD和GND 。
超过10,000次。
ps
周期抖动峰到
PEAK
与去耦电容
之间VDD和GND 。
超过10,000次。
ps
5.相位噪声指标
参数
频率。
106.25MHz
相位噪声
相对于运营商
（典型值）
156.25MHz
212.5MHz
312.5MHz
622.08MHz
@10Hz
-66
-62
-62
-59
-49
@100Hz
-96
-92
-92
-85
-84
@1kHz
-122
-120
-118
-117
-111
@10kHz
-132
-132
-126
-128
-120
@100kHz
-126
-128
-120
-125
-118
@1M
-144
-140
-140
-139
-128
@10M
-150
-150
-150
-148
-138
dBc的/赫兹
单位
6. CMOS电气特性
参数
输出驱动电流
输出时钟的上升/下降时间
输出时钟的上升/下降时间
符号
I
OH
I
OL
条件
V
OH
= V
DD
-0.4V, V
DD
=3.3V
V
OL
= 0.4V, V
DD
= 3.3V
0.3V 3.0V与15 pF负载
20％-80％用50Ω负载
分钟。
30
30
典型值。
马克斯。
单位
mA
mA
0.7
0.3
ns
ns
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年11月28日第5页
QQ：2880707522 复制
