（初步）
PL611s-15
1.8V - 3.3V PicoPLL
TM
32K可编程时钟
特点
高级可编程PLL设计用于低
频率（KHz ）输入的应用。
OTP可选择的交流/直流参考。耦合。
接受<1.0V参考信号的输入电压
非常低的抖动和相位噪声（ 30-70ps峰 - 峰值典型值）
输出频率可达
o
133MHz的@ 1.8V操作
o
166MHz的@ 2.5V操作
o
200MHz的@ 3.3V操作
采用纤巧
GREEN / RoHS指令
兼容封装
o
6引脚DFN （ 2.0mmx1.3mmx0.6mm ）
o
6引脚SC70 （ 2.3mmx2.25mmx1.0mm ）
o
6引脚SOT23 （ 3.0mmx3.0mmx1.35mm ）
输入频率： 10KHz的 - 200MHz的
单1.8V ， 2.5V ， 3.3V或±10 ％电源
工作温度范围为0 ℃ 70℃
描述
该PL611s -15是一种低成本的通用
频率合成器和一个构件PhaseLink的
PicoPLL
TM
工厂可编程的“快速打开时钟
（ QTC ）的家庭。设计适合采用小型SOT23 ，
SC70或DFN封装的高性能
应用中， PL611s -15接受低频
（ >10KHz ）参考输入，并产生高达
200MHz的输出最佳的相位噪声，抖动
性能和功耗的手持
设备和笔记本电脑的应用程序。级联
PL611s -15与其它PicoPLL集成电路可能会导致
生产具有特定的所有必需的系统时钟
节省电路板空间，功耗和
成本。
封装引脚配置
VDD
鳍
鳍
GNDA
VDD
1
2
3
6
5
4
LF
GND
CLK0
PL611s-15
1
2
3
6
5
4
LF
GND
CLK0
GNDA
鳍
1
2
3
6
5
4
CLK0
GND
LF
PL611s-15
PL611s-15
GNDA
VDD
DFN-6L
(2.0mmx1.3mmx0.6mm)
SC70-6L
(2.3mmx2.25mmx1.0mm)
SOT23-6L
(3.0mmx3.0mmx1.35mm)
框图
鳍
R- COUNTER
(7-bit)
M-计数器
(16-bit)
相
探测器
收费
泵
F
VCO
= F
REF
* （2 * M / R ）
VCO
可编程功能
F
OUT
= F
VCO
P-计数器
(4-bit)
/2*P
CLK0
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转06年7月18日第1页
（初步）
PL611s-15
1.8V - 3.3V PicoPLL
TM
32K可编程时钟
封装引脚配置
名字
VDD
GNDA
鳍
LF
GND
CLK0
SOT
1
2
3
4
5
6
针＃
SC70
3
2
1
6
5
4
DFN
3
2
1
6
5
4
TYPE
P
P
I
I
P
O
VDD连接。
描述
接地连接的模拟电路。
参考输入引脚。
环路滤波器的输入引脚。
GND连接
可编程时钟输出
准则外部元件的选择
为获得最佳性能，精确的外部环路滤波器元件必须被选择。一般准则
选择这些元件根据输入频率显示在下面的表中。请联系PhaseLink
为更准确的组件的选择。
输入频率
为3MHz 200MHz的
为300KHz 10MHz的
30KHz的 1.0MHz的
为10KHz 100KHz的
电容值
4.7nF
4.7nF
4.7nF
47nF
电阻值
2.2K
6.8K
22K
22K
应用建议FOR PL611s - 15
PL611s -15可以接受的参考输入>10KHz并产生一个时钟输出在MHz范围内，如图中
图1，下面。然而，为了节省在消费产品的系统设计和更大的面积优化成本，
因此能够使用RTC晶体的XOUT （ 32.768KHz的）作为参考输入到PL611s -15 ，如图所示
在图中“2” ，如下。
XIN
REFIN
C1
LF
LPGND
MHZ CLK
（任意频率
PL611s-
15
XIN
32.768K
Hz
ASIC
C2
XOUT
XOUT
1.8~3.3V
REFIN
LF
LPGND
MHZ CLK
（所有频率）
PL611s-
15
1.8~3.3V
图'1'
注意：一个交流耦合帽可能需要的话，RTC时钟振幅太小。
图'2'
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转06年7月18日第2页
（初步）
PL611s-15
1.8V - 3.3V PicoPLL
TM
32K可编程时钟
电气规格
绝对最大额定值
参数
电源电压范围
输入电压范围
输出电压范围
数据保留@ 85°C
储存温度
工作环境温度
T
S
符号
V
DD
V
I
V
O
分钟。
马克斯。
4.6
V
DD
+
0.5
V
DD
+
0.5
单位
V
V
V
YEAR
-
0.5
-
0.5
-
0.5
10
-65
-40
150
85
°C
°C
超出长时间最大额定值规定的限值条件下的曝光设备可能会导致器件永久性损坏
并影响了产品的可靠性。这些条件代表了一个额定值，以及设备在这些功能操作或高于任何其他条件
本说明书中提到的操作限制是不是暗示。
AC规格
参数
输入频率（ FIN）
输出频率
输出频率
输出频率
建立时间
输入（ FIN ）信号幅度
输出上升时间
输出下降时间
占空比
条件
参考时钟输入
@ VDD = 3.3V
@ VDD = 2.5V
@ VDD = 1.8V
在上电时（在VDD上升超过1.62V ）
在内部交流耦合
15pF的负载10 /90％ VDD ，高驱动， 3.3V
15pF的负载90 /10％ VDD ，高驱动， 3.3V
VDD/2
分钟。
10KHz
2.5
2.5
2.5
典型值。
马克斯。
200
200
166
133
2
单位
兆赫
兆赫
兆赫
兆赫
ms
VPP
ns
ns
%
0.9
1
1
45
50
VDD
1.2
1.2
55
*注：抖动性能取决于编程参数。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转06年7月18日第3页
（初步）
PL611s-15
1.8V - 3.3V PicoPLL
TM
32K可编程时钟
DC特定网络阳离子
参数
电源电流，动态的，
加载CMOS输出
电源电流，动态的，
加载CMOS输出
电源电流，与动态
加载CMOS输出
工作电压
输出低电压
输出高电压
输出电流，低驱动
输出电流，标准的驱动器
输出电流，高驱动
短路电流
符号
I
DD
I
DD
I
DD
V
DD
V
OL
V
OH
I
OSD
I
OSD
I
OHD
I
S
条件
@Vdd=3.3V,30MHz,
load=15pF
@Vdd=2.5V,30MHz,
load=15pF
@Vdd=1.8V,30MHz,
load=5pF
分钟。
典型值。
6.0
3.9
2.1*
马克斯。
单位
mA
mA
mA
1.62
I
OL
= + 4毫安标准的驱动器
I
OH
= -4mA标准的驱动器
V
OL
= 0.4V, V
OH
= 2.4V
V
OL
= 0.4V, V
OH
= 2.4V
V
OL
= 0.4V, V
OH
= 2.4V
V
DD
– 0.4
3.3
3.63
0.4
4
8
16
V
V
V
mA
mA
mA
mA
±50
*注：请查看是否更低的功耗要求PL611s - 16数据表。
PCB布局考虑性能优化
下面的指南，以帮助您与性能优化的PCB设计：
-
保留所有的PCB走线PL611s - 15短
如可能的话，以及保持所有其他的痕迹
尽可能远离它成为可能。
-
当从产生的参考时钟输入
晶体（见上图），将
PL611s -15为FIN尽可能接近的
“ XOUT ”水晶引脚。这将减少交叉
参考输入，而另一个之间的交扰
信号。
-
将环路滤波器（ LF）成分接近
到PL611s -15尽可能的封装引脚。
-
放置一个0.01μF 0.1μF的去耦电容
VDD和GND ，该组件上的
侧PCB ，靠近VDD引脚。它不是
建议将在此组件
背后的PCB板。经历过孔将
降低信号的完整性，从而导致额外的
抖动和相位噪声。
-
强烈建议保持VDD和
接地迹线尽可能短。
-
当连接长的痕迹（ > 1英寸）到
CMOS输出，设计是很重要的
迹线作为传输线或“带状线” ，以
避免反射或振铃。在这种情况下，该
CMOS输出需要被匹配到跟踪
阻抗。通常是“带状线'被设计
为50Ω的阻抗和CMOS输出通常
比50Ω的阻抗更低，因此匹配
可以通过加入串联的电阻来实现
与CMOS输出引脚的“带状”
迹。
-
请联系PhaseLink应用程序
注意，如何设计输出驱动长
痕迹或Gerber文件的PL611s - 15
布局。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转06年7月18日第4页
（初步）
PL611s-15
1.8V - 3.3V PicoPLL
TM
32K可编程时钟
封装图纸（绿色包装标准）
SOT23-6 L
符号
A
A1
A2
b
c
D
E
H
L
e
SC70-6L
符号
A
A1
A2
b
c
D
E
H
L
e
DFN-6L
D1
尺寸以毫米
分钟。
马克斯。
1.05
1.35
0.05
0.15
1.00
1.20
0.30
0.50
0.08
0.20
2.80
3.00
1.50
1.70
2.60
3.0
0.35
0.55
0.95 BSC
PIN1点
E
H
D
A2 A
A1
e
b
C
L
尺寸以毫米
分钟。
马克斯。
0.80
1.00
0.00
0.09
0.80
0.91
0.15
0.30
0.08
0.25
1.85
2.25
1.15
1.35
2.00
2.30
0.21
0.41
0.65BSC
PIN1点
E
H
D
A2 A
A1
e
b
C
L
符号
A
A1
A3
b
e
D
E
D1
E1
L
尺寸以毫米
分钟。
马克斯。
0.50
0.60
0.00
0.05
0.152
0.152
0.15
0.25
0.40BSC
1.25
1.35
1.95
2.05
0.75
0.85
0.95
1.05
0.20
0.30
b
e
引脚6号
倒角
E1
E
D
L
PIN1点
A A1
A3
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转06年7月18日第5页
（初步）
PL611s-16
1.8V - 3.3V PicoPLL
TM
32K可编程时钟
特点
专为极低功耗应用
o
<1.2毫安@ 27MHz的
o
当PDB被激活< 5μA
输入频率： 10KHz的 - 200MHz的
OTP可选择的交流/直流参考。耦合。
接受<1.0V参考信号的输入电压
输出频率高达54MHz的
o
为35MHz @ 1.8V操作
o
为45MHz @ 2.5V操作
o
55MHz的@ 3.3V操作
采用纤巧
GREEN / RoHS指令
兼容封装
o
6引脚DFN （ 2.0mmx1.3mmx0.6mm ）
o
6引脚SC70 （ 2.3mmx2.25mmx1.0mm ）
o
6引脚SOT23 （ 3.0mmx3.0mmx1.35mm ）
非常低的抖动和相位噪声
单1.8V ， 2.5V ， 3.3V或±10 ％电源
工作温度范围为0 ℃ 70℃
描述
该PL611s -16是一种非常低功率的通用
频率合成器和一个构件PhaseLink的
PicoPLL工厂可编程的“快速打开时钟
（ QTC ）的家庭。设计，以适应在一个小DFN ， SC70 ，
或SOT23封装的高性能
应用程序， PL611s - 16接受低频
（在10KHz ）参考输入，并产生高达
54MHz的输出最佳的相位噪声，抖动
性能和功耗的手持
设备和笔记本电脑的应用程序。级联
PL611s -16与其它PicoPLL集成电路可能会导致
生产具有特定的所有必需的系统时钟
节省电路板空间，功耗和
成本。
封装引脚配置
VDD
鳍
GNDA
VDD
1
2
3
6
5
4
LF
GND
CLK0
鳍
GNDA
VDD
1
2
3
6
5
4
LF
GND
CLK0
GNDA
鳍
1
2
3
6
5
4
CLK0
GND
LF
PL611s-16
PL611s-16
DFN-6L
(2.0mmx1.3mmx0.6mm)
框图
R- COUNTER
(7-bit)
M-计数器
(16-bit)
可编程功能
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转06年7月18日第1页
PL611s-16
SC70-6L
(2.3mmx2.25mmx1.0mm)
SOT23-6L
(3.0mmx3.0mmx1.35mm)
鳍
相
探测器
收费
泵
F
VCO
= F
REF
* （2 * M / R ）
VCO
F
OUT
= F
VCO
P-计数器
(4-bit)
/2*P
CLK0
（初步）
PL611s-16
1.8V - 3.3V PicoPLL
TM
32K可编程时钟
封装引脚配置
名字
VDD
GNDA
鳍
LF
GND
CLK0
SOT
1
2
3
4
5
6
针＃
SC70
3
2
1
6
5
4
DFN
3
2
1
6
5
4
TYPE
P
P
I
I
P
O
VDD连接。
描述
接地连接的模拟电路。
参考输入引脚。
环路滤波器的输入引脚。
GND连接
可编程时钟输出
准则外部元件的选择
为获得最佳性能，精确的外部环路滤波器元件必须被选择。一般准则
选择这些元件根据输入频率显示在下面的表中。请联系PhaseLink
为更准确的组件的选择。
输入频率
为3MHz 200MHz的
为300KHz 10MHz的
30KHz的 1.0MHz的
为10KHz 100KHz的
电容值
4.7nF
4.7nF
4.7nF
47nF
电阻值
2.2K
6.8K
22K
22K
应用建议FOR PL611s -16
PL611s -16可以接受的参考输入>10KHz并产生一个时钟输出在MHz范围内，如图中
图1，下面。然而，为了节省在消费产品的系统设计和更大的面积优化成本，
因此能够使用RTC晶体的XOUT （ 32.768KHz的）作为参考输入到PL611s -16 ，如图所示
在图中“2” ，如下。
XIN
REFIN
C1
LF
LPGND
MHZ CLK
（任意频率
PL611s-
15
XIN
32.768K
Hz
ASIC
C2
XOUT
XOUT
1.8~3.3V
REFIN
LF
LPGND
MHZ CLK
（所有频率）
PL611s-
15
1.8~3.3V
图'1'
注意：一个交流耦合帽可能需要的话，RTC时钟振幅太小。
图'2'
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转06年7月18日第2页
（初步）
PL611s-16
1.8V - 3.3V PicoPLL
TM
32K可编程时钟
电气规格
绝对最大额定值
参数
电源电压范围
输入电压范围
输出电压范围
数据保留@ 85°C
储存温度
工作环境温度
T
S
符号
V
DD
V
I
V
O
分钟。
马克斯。
4.6
V
DD
+
0.5
V
DD
+
0.5
单位
V
V
V
YEAR
-
0.5
-
0.5
-
0.5
10
-65
-40
150
85
°C
°C
超出长时间最大额定值规定的限值条件下的曝光设备可能会导致器件永久性损坏
并影响了产品的可靠性。这些条件代表了一个额定值，以及设备在这些功能操作或高于任何其他条件
本说明书中提到的操作限制是不是暗示。
AC规格
参数
输入频率（ FIN）
输出频率
输出频率
输出频率
建立时间
输入（ FIN ）信号幅度
输出上升时间
输出下降时间
占空比
条件
参考时钟输入
@ VDD = 3.3V
@ VDD = 2.5V
@ VDD = 1.8V
在上电时（在VDD上升超过1.62V ）
在内部交流耦合
15pF的负载10 /90％ VDD ，高驱动， 3.3V
15pF的负载90 /10％ VDD ，高驱动， 3.3V
VDD/2
分钟。
10KHz
1
1
1
典型值。
马克斯。
200
55
45
35
2
单位
兆赫
兆赫
兆赫
兆赫
ms
VPP
ns
ns
%
0.9
1
1
45
50
VDD
1.2
1.2
55
*注：抖动性能取决于编程参数。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转06年7月18日第3页
（初步）
PL611s-16
1.8V - 3.3V PicoPLL
TM
32K可编程时钟
DC特定网络阳离子
参数
电源电流，动态的，
加载CMOS输出
电源电流，动态的，
加载CMOS输出
电源电流，与动态
加载CMOS输出
工作电压
输出低电压
输出高电压
输出电流，低驱动
输出电流，标准的驱动器
输出电流，高驱动
短路电流
符号
I
DD
I
DD
I
DD
V
DD
V
OL
V
OH
I
OSD
I
OSD
I
OHD
I
S
条件
@ VDD = 3.3V ， 27MHz的，
load=15pF
@ VDD = 2.5V ， 27MHz的，
load=15pF
@Vdd=1.8V,27MHz,
load=5pF
分钟。
典型值。
4.0
2.7
1.2
马克斯。
单位
mA
mA
mA
1.62
I
OL
= + 4毫安标准的驱动器
I
OH
= -4mA标准的驱动器
V
OL
= 0.4V, V
OH
= 2.4V
V
OL
= 0.4V, V
OH
= 2.4V
V
OL
= 0.4V, V
OH
= 2.4V
V
DD
– 0.4
3.3
3.63
0.4
4
8
16
V
V
V
mA
mA
mA
mA
±50
PCB布局考虑性能优化
下面的指南，以帮助您与性能优化的PCB设计：
-
保留所有的PCB走线PL611s - 16短
如可能的话，以及保持所有其他的痕迹
尽可能远离它成为可能。
-
当从产生的参考时钟输入
晶体（见上图），将
PL611s - 16' FIN '尽可能接近的
“ XOUT ”水晶引脚。这将减少交叉
参考输入，而另一个之间的交扰
信号。
-
将环路滤波器（ LF）成分接近
到PL611s -16尽可能的封装引脚。
-
放置一个0.01μF 0.1μF的去耦电容
VDD和GND ，该组件上的
侧PCB ，靠近VDD引脚。它不是
建议将在此组件
背后的PCB板。经历过孔将
降低信号的完整性，从而导致额外的
抖动和相位噪声。
-
强烈建议保持VDD和
接地迹线尽可能短。
-
当连接长的痕迹（ > 1英寸）到
CMOS输出，设计是很重要的
迹线作为传输线或“带状线” ，以
避免反射或振铃。在这种情况下，该
CMOS输出需要被匹配到跟踪
阻抗。通常是“带状线'被设计
为50Ω的阻抗和CMOS输出通常
比50Ω的阻抗更低，因此匹配
可以通过加入串联的电阻来实现
与CMOS输出引脚的“带状”
迹。
-
请联系PhaseLink应用程序
注意，如何设计输出驱动长
痕迹或Gerber文件的PL611s - 16
布局。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转06年7月18日第4页
（初步）
PL611s-16
1.8V - 3.3V PicoPLL
TM
32K可编程时钟
封装图纸（绿色包装标准）
SOT23-6 L
符号
A
A1
A2
b
c
D
E
H
L
e
SC70-6L
符号
A
A1
A2
b
c
D
E
H
L
e
DFN-6L
D1
尺寸以毫米
分钟。
马克斯。
1.05
1.35
0.05
0.15
1.00
1.20
0.30
0.50
0.08
0.20
2.80
3.00
1.50
1.70
2.60
3.0
0.35
0.55
0.95 BSC
PIN1点
E
H
D
A2 A
A1
e
b
C
L
尺寸以毫米
分钟。
马克斯。
0.80
1.00
0.00
0.09
0.80
0.91
0.15
0.30
0.08
0.25
1.85
2.25
1.15
1.35
2.00
2.30
0.21
0.41
0.65BSC
PIN1点
E
H
D
A2 A
A1
e
b
C
L
符号
A
A1
A3
b
e
D
E
D1
E1
L
尺寸以毫米
分钟。
马克斯。
0.50
0.60
0.00
0.05
0.152
0.152
0.15
0.25
0.40BSC
1.25
1.35
1.95
2.05
0.75
0.85
0.95
1.05
0.20
0.30
b
e
引脚6号
倒角
E1
E
D
L
PIN1点
A A1
A3
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转06年7月18日第5页
QQ：2880707522 复制
