（初步）
PL611s-19
0.5KHZ - 55MHz的MHz到千赫的可编程时钟
TM
特点
专为极低功耗应用
采用纤巧
GREEN / RoHS指令
兼容封装
o
6引脚DFN （ 2.0mmx1.3mmx0.6mm ）
o
6引脚SC70 （ 2.3mmx2.25mmx1.0mm ）
o
6引脚SOT23 （ 3.0mmx3.0mmx1.35mm ）
输入频率：
o
参考输入： 1MHz至200MHz的
o
非PLL模式，参考输入下来到10kHz
接受>0.1V参考信号的输入电压
输出频率高达55MHz的CMOS 。
o
<65MHz @ 1.8V操作
o
<90MHz @ 2.5V操作
o
<125MHz @ 3.3V操作
一个可编程I / O引脚可以配置为
掉电（ PDB ）的输入，输出使能（ OE ） ，或
频率选择切换输入。
残疾人输出可编程为成为HiZ或低电平有效。
低电流消耗：
o
<1.0毫安与27MHz的& 32kHz的输出
o
< PDB时被激活5 A
单1.8V ， 2.5V ， 3.3V或±10 ％电源
工作温度范围为-40 ° C至85°C
描述
该PL611s -19是一种低成本的通用
频率合成器和一个构件PhaseLink的
工厂可编程的“快速打开时钟（ QTC ） ”
家庭。 PhaseLink的PL611s -19提供了多功能性
使用单一的参考时钟输入的和
产生最多两个（ kHz或MHz）的系统时钟
输出。专为低功耗应用
非常严格的空间要求， PL611s -19
消耗<1.0毫安，同时产生2个不同的
的27MHz和32kHz的输出。掉电
PL611s -19 ，当被激活的功能，允许IC
消耗小于5的动力。
PL611s - 19在小DFN ， SC70或SOT23适合
封装。级联PL611s -19与其它的
PhaseLink可编程时钟允许在生成
系统级时钟要求，从而
降低了整个系统的实现成本。
此外，一个可编程I / O引脚可以
配置为掉电（ PDB ）的输入，输出
启用（ OE ） ，或频率切换（ FSEL ） 。 CLK1
可以编程为（ CLK0 ，女
REF
, F
REF
/ 2）的输出。
框图
鳍
F
REF
R- COUNTER
(5-bit)
M-计数器
(8-bit)
相
探测器
收费
泵
环
滤波器
F
VCO
= F
REF
* （2 * M / R ）
VCO
P-计数器
(14-bit)
F
OUT
= F
VCO
/ (2 * P)
可编程功能
CLK [0：1 ]
程序设计
逻辑
OE ， PDB ， FSEL
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转06年12月12日第1页
（初步）
PL611s-19
0.5KHZ - 55MHz的MHz到千赫的可编程时钟
TM
关键编程参数
CLK
输出频率
F
OUT
= F
REF
* M / （R * P）的
其中M = 8位
R = 5位
P = 14位
CLK0 = F
OUT
, F
REF
或f
REF
/ (2*P)
CLK1 = F
REF
, F
REF
/ 2 ， CLK0和CLK0 / 2
输出驱动强度
三个可选驱动器的优势，
您可以选择：
低： 4毫安
标准： 8毫安（默认）
高： 16毫安
可编程
输入/输出
一个输出管脚可以配置为：
OE - 输入
FSEL - 输入
PDB - 输入
成为HiZ或低电平有效禁用状态
引脚配置和描述
CLK1
鳍
CLK1
GND
1
2
3
6
5
4
OE ， PDB ， FSEL
VDD
OE ， PDB ， FSEL
CLK0
CLK1
1
2
3
6
5
4
CLK0
VDD
OE ， PDB ， FSEL
PL611s-19
1
2
3
6
5
4
CLK0
GND
GND
鳍
VDD
DFN-
DFN-6L
mmx1 mmx0毫米）
(2.0mmx1.3mmx0.6mm)
PL611s-19
PL611s-19
PL611s-19
PL611s-19
PL611s-19
PL611s-19
PL611s-19
鳍
SC70-
SC70-6L
70
MMX2 25mmx毫米）
mmx1
(2.3mmx2.25mmx1.0mm)
SOT23-
SOT23-6L
23
mmx3 mmx1 35毫米
mm)
(3.0mmx3.0mmx1.35mm)
名字
CLK1
GND
鳍
引脚分配
DFN
SC70
SOT
针＃
针＃
针＃
2
3
1
1
5
3
1
2
3
TYPE
I / O
P
I
可编程时钟输出
GND连接
参考输入引脚
描述
OE ， PDB ，
FSEL
6
2
4
O
这种可编程I / O引脚可以配置为输出使能（ OE ）
输入，掉电输入（ PDB ）或开启的即时频率切换
选择（ FSEL ） 。该引脚有一个内部60K上拉电阻的OE ，
PDB & FSEL 。
在OE和PDB特征可以被编程为允许输出到浮
（Z嗨） ，或运行在“低有效”模式。
VDD
CLK0
5
4
4
6
5
6
P
O
VDD连接
可编程时钟输出
OE和PDB功能说明
OE
1
0
不适用
不适用
PDB
不适用
不适用
1
0
OSC 。
On
On
On
关闭
PLL
On
关闭
On
关闭
CLK0
On
成为HiZ或低电平有效
On
成为HiZ或低电平有效
CLK1
On
On
On
成为HiZ或低电平有效
注：成为HiZ或低电平状态是可编程的功能，每个请求将被设置。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转06年12月12日第2页
（初步）
PL611s-19
0.5KHZ - 55MHz的MHz到千赫的可编程时钟
TM
功能说明
PL611s - 19是一种高功能的，非常灵活的，先进的可编程的PLL设计的高性能，低
功耗，小尺寸应用。该PL611s -19接受1MHz的参考时钟输入到200MHz ，并且
能够产生两个输出高达125MHz的。这种灵活的设计允许PL611s -19提供任何PLL
产生的频率，女
REF
（参考CLK）的频率或F
REF
/（2 ×P）至CLK0和/或CLK1 。一些设计特点
该PL611s - 19的，提及如下：
PLL编程
中的PLL PL611s -19是完全可编程的。
PLL被配备有一个5比特的输入频率
除法器（R-计数器） ，和一个8位的VCO频率
反馈环路分频器（ M-计数器） 。的输出
PLL被转移到一个14位的交VCO分频器
（ P-计数器） 。输出频率由下式确定
下述通式[F
OUT
= F
REF
* M / （R ×P） ] 。
时钟输出（ CLK0 ）
CLK0的输出可以配置为PLL输出
(F
VCO
/（2 ×P） ） ，女
REF
（参考文献的Clk频率）输出，或
F
REF
/（2 ×P）的输出。该输出驱动电平可以是
编程为低驱动（ 4mA）时，标准的驱动器
（ 8毫安）或高驱动（ 16毫安） 。最大输出
频率为125MHz的。
时钟输出（ CLK1 ）
CLK1的输出可以被配置为：
F
REF
- 参考（参考CLK）频率
F
REF
/ 2
CLK0
CLK0 / 2
当使用OE功能CLK1将保持
“永远在线” ，绝不会当OE被禁用
拉低。当使用PDB功能CLK1会
一起被CLK0禁用。输出驱动电平
可以被编程为低驱动（ 4mA）时，标准
驱动器（ 8毫安）或高驱动（ 16毫安） 。最大
输出频率为125MHz的。
可编程I / O （ OE / PDB / FSEL ）
该PL611s - 19提供了一个可编程I / O引脚
其可以被配置为执行以下操作之一
功能：
输出使能（ OE ）
输出使能功能允许用户启用
并禁用CLK0时钟输出通过切换OE
引脚。 CLK1保持活动状态时， OE拉低。
OE引脚集成了一个60K的上拉电阻
赋予逻辑“1”的缺省状态。
在OE特征可以被编程以允许所述
输出浮动（Z嗨） ，或在“低有效”操作
模式。
掉电控制（ PDB ）
掉电（ PDB ）功能，允许用户把
在PL611s -19成“睡眠模式” 。当被激活
（逻辑“0” ） ， PDB “禁用PLL ，振荡
电路，计数器和所有其他有源电路。在
掉电模式下，IC功耗为<5一。
该PDB引脚集成了一个60K的上拉电阻
赋予逻辑“1”的缺省状态。
在PDB特征可以被编程以允许所述
输出浮动（Z嗨） ，或在“低有效”操作
模式。
频率选择（ FSEL ）
频率选择（ FSEL ）功能允许
PL611s - 19之间的两个预编程的转
输出允许设备“对飞”的频率
切换。该FSEL引脚集成了一个60K上拉
电阻器赋予逻辑“1”的缺省状态。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转06年12月12日第3页
（初步）
PL611s-19
0.5KHZ - 55MHz的MHz到千赫的可编程时钟
TM
电气规格
绝对最大额定值
参数
电源电压范围
输入电压范围
输出电压范围
焊接温度（绿色包装）
数据保留@ 85°C
储存温度
工作环境温度*
符号
V
DD
V
I
V
O
分钟。
马克斯。
7
V
DD
+
0.5
V
DD
+
0.5
260
150
85
单位
V
V
V
°C
YEAR
°C
°C
-
0.5
-
0.5
-
0.5
10
T
S
-65
-40
超出长时间最大额定值规定的限值条件下的曝光设备可能会导致器件永久性损坏
并影响了产品的可靠性。这些条件代表了一个额定值，以及设备在这些功能操作或高于任何其他条件
本说明书中提到的操作限制是不是暗示。 *工作温度为设计保证。件进行测试，以唯一的商业档次。
AC规格
参数
@ V
DD
=3.3V
输入（ FIN ）频率
输入（ FIN ）信号幅度
输入（ FIN ）信号幅度
输出频率
建立时间
输出使能时间
@ V
DD
=2.5V
@ V
DD
=1.8V
内部交流/直流耦合（高频）
内部交流/直流耦合（低频）
3.3V <50MHz ， 2.5V <40MHz ， 1.8V <15MHz
@ V
DD
=3.3V
@ V
DD
=2.5V
@ V
DD
=1.8V
在上电时（在V
DD
增加了1.62V ）
OE功能; TA = 25° C， 15pF的负载
1
0.9
0.1
条件
分钟。
典型值。
马克斯。
200
166
133
V
DD
V
DD
125
90
65
2
10
单位
兆赫
VPP
V
pp
兆赫
兆赫
兆赫
ms
ns
ms
ns
ns
%
ps
PDB功能; TA = 25° C， 15pF的负载
输出上升时间
15pF的负载10 /90％ V
DD
，高驱动， 3.3V
输出下降时间
15pF的负载90 /10％ V
DD
，高驱动， 3.3V
占空比
使能PLL ， @ V
DD
/2
周期抖动，PK - 峰值*
与V之间的电容去耦
DD
和
（从10K采样测量）
GND 。
*注：抖动性能取决于编程参数。
45
1.2
1.2
50
70
2
1.7
1.7
55
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转06年12月12日第4页
（初步）
PL611s-19
0.5KHZ - 55MHz的MHz到千赫的可编程时钟
TM
DC特定网络阳离子
参数
电源电流，动态的，
加载CMOS输出
电源电流，动态的，
加载CMOS输出
电源电流，与动态
加载CMOS输出
PLL关：电源电流，动态，
与加载CMOS输出
PLL关：电源电流，动态，
与加载CMOS输出
PLL关：电源电流，动态
与加载CMOS输出
PLL关：电源电流，动态
与加载CMOS输出
电源电流，动态的，
负载输出
工作电压
输出低电压
输出高电压
输出电流，低驱动
输出电流，标准的驱动器
输出电流，高驱动
符号
I
DD
I
DD
I
DD
I
DD
I
DD
I
DD
I
DD
I
DD
V
DD
V
OL
V
OH
I
OSD
I
OSD
I
OHD
条件
@ V
DD
=3.3V,
load=15pF
@ V
DD
=2.5V,
load=10pF
@ V
DD
=1.8V,
load=5pF
@ V
DD
=3.3V,
load=15pF
@ V
DD
=2.5V,
load=15pF
@ V
DD
=1.8V,
load=15pF
@ V
DD
=1.8V,
load=15pF
当PDB = 0
27MHz,
27MHz,
27MHz,
32kHz,
32KMHz,
32kHz,
Hz的输出，
分钟。
典型值。
4.0
2.7
0.9
0.6
0.5
0.2
0.2
马克斯。
单位
mA
mA
mA
mA
mA
mA
mA
5
1.62
3.63
0.4
A
V
V
V
mA
mA
mA
I
OL
= + 4毫安标准的驱动器
I
OH
= -4mA标准的驱动器
V
OL
= 0.4V, V
OH
= 2.4V
V
OL
= 0.4V, V
OH
= 2.4V
V
OL
= 0.4V, V
OH
= 2.4V
V
DD
– 0.4
4
8
16
*注：请联系PhaseLink ，如果超低功耗的要求。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转06年12月12日第5页
QQ：2880707522 复制
