（初步）
PL611s-18
0.5KHZ - 125MHz的MHz到千赫的可编程时钟
Tm值
特点
专为极低功耗应用
采用纤巧GREEN /符合RoHS标准的封装
o
6引脚DFN （ 2.0mmx1.3mmx0.6mm ）
o
6引脚SC70 （ 2.3mmx2.25mmx1.0mm ）
o
6引脚SOT23 （ 3.0mmx3.0mmx1.35mm ）
接受晶体或参考时钟输入
输入频率：
o
根本水晶： 10MHz至50MHz的
o
参考输入： 1MHz至125MHz的
接受>0.1V参考信号的输入电压
输出频率0.5KHZ到125MHz的CMOS 。
o
65MHz的@ 1.8V操作
o
90MHz的@ 2.5V操作
o
125MHz的@ 3.3V操作
一个可编程I / O引脚可以配置为
OE ， PDB ， FSEL或CLK1
低电流消耗：
o
<1.0毫安与27MHz的& 32kHz的输出
o
< PDB时被激活5 A
单1.8V ， 2.5V ， 3.3V或±10 ％电源
工作温度范围为-40 ° C至85°C
描述
该PL611s -18是一种低成本的通用
频率合成器和一个构件PhaseLink的
PicoPLL家，世界上最小的可编程
时钟。 PhaseLink的PL611s - 18提供了多功能性
使用单个晶体（MHz）或参考时钟的
输入并产生最多两个（千赫/ MHz）的系统
时钟，或者参考和低的组合
频率输出。该PL611s - 18被设计为
低功耗应用非常严格的空间
需求和消耗 1.0毫安，而
产生2个不同的27MHz和32kHz的输出。
PL611s - 18 ，当断电功能
激活后，可使IC消耗不到5 A的
力。
该PL611s -18适合在小型DFN ， SC70或SOT23
封装。级联PL611s -18与其它的
PhaseLink可编程时钟允许在生成
系统级时钟要求，从而
降低了整个系统的实现成本。
此外，一个可编程I / O引脚可以
配置为输出使能（ OE ） ，频率
开关（ FSEL ） ，掉电（ PDB ）的输入，或CLK1
（ CLK0 ，女
REF
, F
REF
/ 2）的输出。
框图
XIN / FIN
XOUT
XTAL
OSC
可编程
CLOAD
F
REF
R- COUNTER
(5-bit)
M-计数器
(8-bit)
相
探测器
收费
泵
环
滤波器
F
VCO
= F
REF
* （2 * M / R ）
VCO
P-计数器
(14-bit)
F
OUT
= F
VCO
/ (2 * P)
可编程功能
CLK
程序设计
逻辑
OE ， PDB ，
FSEL ， CLK1
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转07年2月23日第1页
（初步）
PL611s-18
0.5KHZ - 125MHz的MHz到千赫的可编程时钟
Tm值
关键编程参数
CLK
输出频率
F
OUT
= F
REF
* M / （R * P）的
其中M = 8位
R = 5位
P = 14位
CLK0 = F
OUT
, F
REF
或f
REF
/ (2*P)
CLK1 = F
REF
, F
REF
/ 2 ， CLK0和CLK0 / 2
输出驱动强度
三个可选驱动器的优势，
您可以选择：
低： 4毫安
标准： 8毫安（默认）
高： 16毫安
可编程
输入/输出
一个输出管脚可以配置为：
OE - 输入
FSEL - 输入
PDB - 输入
CLK1 - 输出
可编程CLOAD
封装引脚配置和转让
CLK0
CLK0
PL611s-18
PL611s-18
PL611s-18
PL611s-18
1
2
3
6
5
4
1
2
3
6
5
4
VDD
OE ， PDB ，
FSEL ， CLK1
PL611s-18
VDD
OE ， PDB ，
FSEL ， CLK1
PL611s-18
XIN / FIN
GND
CLK0
1
2
3
6
5
4
XOUT
OE,PDB,FSEL,CLK1
GND
XIN / FIN
GND
XIN / FIN
VDD
XOUT
XOUT
SOT23-
SOT23-6L
23
mmx3 mmx1 35毫米
mm)
(3.0mmx3.0mmx1.35mm)
DFN-
DFN-6L
mmx1 mmx0毫米）
(2.0mmx1.3mmx0.6mm)
SC70-
SC70-6L
70
MMX2 25mmx毫米）
mmx1
(2.3mmx2.25mmx1.0mm)
名字
XIN ， FIN
GND
CLK0
VDD
引脚分配
DFN
SC70
SOT
针＃
针＃
针＃
1
2
3
4
3
2
1
6
3
2
1
6
TYPE
I
P
O
P
描述
晶体或参考输入引脚。
GND连接
可编程时钟输出
VDD连接
这种可编程I / O引脚可以配置为输出
启用（ OE ）输入，掉电输入（ PDB ） ，频率选择
输入（ FSEL ）或CLK1输出。该引脚有一个内部60K
上拉电阻的OE ， PDB和FSEL 。
状态
0
1（默认）
OE
三态CLK
经营模式
PDB
掉电模式
经营模式
FSEL
BANK 0
银行1
OE ， PDB ，
FSEL ， CLK1
5
5
5
I / O
XOUT
6
4
4
O
晶振输出引脚。不连接，如果FIN使用。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转07年2月23日第2页
（初步）
PL611s-18
0.5KHZ - 125MHz的MHz到千赫的可编程时钟
Tm值
功能说明
PL611s - 18是一种高功能的，非常灵活的，先进的可编程的PLL设计的高性能，低
功耗，小尺寸应用。该PL611s -18接收10MHz的晶体输入至50MHz或者基准
1MHz的时钟输入为125MHz ，并能产生两个输出高达125MHz的。这种灵活的设计允许
在PL611s -18提供任何产生的PLL频率（F）
REF
（晶体或参考CLK）的频率或F
REF
/（2 ×P）至CLK0
和/或CLK1 。一些PL611s - 18的设计特征，提及如下：
PLL编程
中的PLL PL611s -18是完全可编程的。
PLL被配备有一个5比特的输入频率
除法器（R-计数器） ，和一个8位的VCO频率
反馈环路分频器（ M-计数器） 。的输出
PLL被转移到一个14位的交VCO分频器
（ P-计数器） 。输出频率由下式确定
下述通式[F
OUT
= F
REF
* M / （R ×P） ] 。
时钟输出（ CLK0 ）
CLK0是主时钟输出。该PL611s - 18可
还可以被编程，以提供第二时钟
输出， CLK1 ，在可编程I / O引脚（见
OE / PDB / FSEL / CLK1引脚下面说明） 。该
CLK0的输出可配置为PLL输出
(F
VCO
/（2 ×P） ） ，女
REF
（参考文献的Clk频率）输出，或
F
REF
/（2 ×P）的输出。该输出驱动电平可以是
编程为低驱动（ 4mA）时，标准的驱动器
（ 8毫安）或高驱动（ 16毫安） 。最大输出
频率为125MHz的。
时钟输出（ CLK1 ）
在CLK1功能允许PL611s -18有一个
附加的时钟输出。此输出可
编程以执行以下操作之一：
F
REF
F
REF
/ 2
CLK0
CLK0 / 2
输出使能（ OE ）
输出使能功能允许用户启用
并且通过切换OE禁止时钟输出（S ）
引脚。 OE引脚集成了一个60K的上拉电阻
赋予逻辑“1”的缺省状态。拉OE
引脚为低电平“ 0 ”，将三态输出缓冲器。
掉电控制（ PDB ）
掉电（ PDB ）功能，允许用户把
在PL611s -18成“睡眠模式” 。当被激活
（逻辑“0” ） ， PDB “禁用PLL ，振荡
电路，计数器和所有其他有源电路和
三态输出缓冲器。在掉电模式下，
IC功耗为<5一。该PDB销
采用了60K上拉电阻给人一种默认
逻辑“1”的状态。
频率选择（ FSEL ）
频率选择（ FSEL ）功能允许
PL611s - 18之间的两个预编程的转
输出允许设备“对飞”的频率
切换。该FSEL引脚集成了一个60K上拉
电阻器赋予逻辑“1”的缺省状态。
可编程CLOAD
该PL611s -18配备有可编程S-
帽，使C负载被从驱动8pF调谐到
12pF.
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转07年2月23日第3页
（初步）
PL611s-18
0.5KHZ - 125MHz的MHz到千赫的可编程时钟
Tm值
电气规格
绝对最大额定值
参数
电源电压范围
输入电压范围
输出电压范围
焊接温度（绿色包装）
数据保留@ 85°C
储存温度
工作环境温度*
符号
V
DD
V
I
V
O
分钟。
马克斯。
7
V
DD
+
0.5
V
DD
+
0.5
260
150
85
单位
V
V
V
°C
YEAR
°C
°C
-
0.5
-
0.5
-
0.5
10
T
S
-65
-40
超出长时间最大额定值规定的限值条件下的曝光设备可能会导致器件永久性损坏
并影响了产品的可靠性。这些条件代表了一个额定值，以及设备在这些功能操作或高于任何其他条件
本说明书中提到的操作限制是不是暗示。 *工作温度为设计保证。件进行测试，以唯一的商业档次。
AC规格
参数
晶振输入频率（ XIN ）
输入（ FIN ）频率
输入（ FIN ）信号幅度
输入（ FIN ）信号幅度
输出频率
建立时间
输出使能时间
VDD灵敏度
输出上升时间
输出下降时间
占空比
周期抖动，PK - 峰值*
（从10,000个样本测得）
*注：抖动性能取决于
条件
基频晶体
@ V
DD
=3.3V
@ V
DD
=2.5V
@ V
DD
=1.8V
在内部交流耦合（高频）
内部交流耦合（低频）
3.3V <50MHz ， 2.5V <40MHz ， 1.8V <15MHz
@ V
DD
=3.3V
@ V
DD
=2.5V
@ V
DD
=1.8V
在上电时（在V
DD
增加了1.62V ）
OE功能; TA = 25° C， 15pF的负载
PDB功能; TA = 25° C， 15pF的负载
频率与V
DD
+/-10%
15pF的负载10 /90％ V
DD
，高驱动， 3.3V
15pF的负载90 /10％ V
DD
，高驱动， 3.3V
V
DD
/2
与VDD之间的电容去耦
GND 。
在编程参数。
分钟。
10
1
0.9
0.1
典型值。
马克斯。
50
125
90
65
V
DD
V
DD
125
90
65
2
10
2
2
1.7
1.7
55
单位
兆赫
兆赫
VPP
V
pp
兆赫
兆赫
兆赫
ms
ns
ms
PPM
ns
ns
%
ps
-2
1.2
1.2
45
50
70
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转07年2月23日第4页
（初步）
PL611s-18
0.5KHZ - 125MHz的MHz到千赫的可编程时钟
Tm值
DC特定网络阳离子
参数
电源电流，动态的，
加载CMOS输出
电源电流，动态的，
加载CMOS输出
电源电流，与动态
加载CMOS输出
PLL关：电源电流，动态，
与加载CMOS输出
PLL关：电源电流，动态，
与加载CMOS输出
PLL关：电源电流，动态
与加载CMOS输出
PLL关：电源电流，动态
与加载CMOS输出
电源电流，动态的，
负载输出
工作电压
输出低电压
输出高电压
输出电流，低驱动
输出电流，标准的驱动器
输出电流，高驱动
短路电流
符号
I
DD
I
DD
I
DD
I
DD
I
DD
I
DD
I
DD
I
DD
V
DD
V
OL
V
OH
I
OSD
I
OSD
I
OHD
I
S
条件
@ V
DD
=3.3V,
load=15pF
@ V
DD
=2.5V,
load=10pF
@ V
DD
=1.8V,
load=5pF
@ V
DD
=3.3V,
load=15pF
@ V
DD
=2.5V,
load=10pF
@ V
DD
=1.8V,
load=5pF
@ V
DD
=1.8V,
load=5pF
当PDB = 0
27MHz,
27MHz,
27MHz,
27MHz,
27MHz,
27MHz,
32kHz,
分钟。
典型值。
4.0
2.7
0.9
2.0
1.3
0.8
0.2
马克斯。
单位
mA
mA
mA
mA
mA
mA
mA
5
1.62
3.63
0.4
A
V
V
V
mA
mA
mA
I
OL
= + 4毫安标准的驱动器
I
OH
= -4mA标准的驱动器
V
OL
= 0.4V, V
OH
= 2.4V
V
OL
= 0.4V, V
OH
= 2.4V
V
OL
= 0.4V, V
OH
= 2.4V
V
DD
– 0.4
4
8
16
±50
mA
*注：请联系PhaseLink ，如果超低功耗的要求。
水晶特定网络阳离子
参数
基频晶体谐振器频率
水晶装载评级
（该IC可以被编程为在该范围内的任何值）。
最大持续驱动电平
操作驱动电平
旁路电容
金属罐水晶
ESR最大
旁路电容
小型SMD晶体
ESR最大
符号
F
XIN
C
L（ XTAL ）
分钟。
10
8
典型值。
马克斯。
50
12
100
单位
兆赫
pF
W
W
pF
pF
30
C0
ESR
C0
ESR
5.5
50
2.5
80
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转07年2月23日第5页
QQ：2880707522 复制
