（初步）
PL611s-17
1.8V - 3.3V PicoPLL
TM
KHz到MHz的可编程时钟
特点
高级可编程PLL设计用于低
频率（KHz ）输入的应用。
输入频率： 10kHz至200MHz的
OTP可选AC / DC输入耦合。
接受>0.1V参考信号的输入电压
非常低的抖动和相位噪声
输出频率：
o
<65MHz @ 1.8V操作
o
<90MHz @ 2.5V操作
o
<125MHz @ 3.3V操作
残疾人输出可编程为成为HiZ或低电平有效。
采用纤巧
GREEN / RoHS指令
兼容封装
o
6引脚DFN （ 2.0mmx1.3mmx0.6mm ）
o
6引脚SC70 （ 2.3mmx2.25mmx1.0mm ）
o
6引脚SOT23 （ 3.0mmx3.0mmx1.35mm ）
单1.8V ， 2.5V ， 3.3V或±10 ％电源
工作温度范围为-40 ° C至85°C
描述
该PL611s -17是一种低成本的通用
频率合成器和一个构件PhaseLink的
PicoPLL
TM
工厂可编程的“快速打开时钟
（ QTC ）的家庭。设计适合采用小型SOT23 ，
SC70或DFN封装的高性能，低
功率的应用中， PL611s -17接受一个低
频率（ >10KHz ）参考输入，并生成
到具有最佳的相位噪声125MHz的输出，
抖动性能，并且功耗
手持设备和笔记本电脑应用中。在
此外，一个可编程I / O引脚可以
配置为输出使能（ OE ） ，频率
开关（ FSEL ） ，掉电（ PDB ）的输入，或CLK1
(F
OUT
, F
REF
, F
REF
/ 2）的输出。级联PL611s-
17与其他PicoPLL芯片可能导致生产的所有
具体节省电路板所需的系统时钟
空间，功耗和成本。
封装引脚配置
OE ， PDB ，
FSEL ， CLK1
VDD
鳍
LF
1
2
3
6
5
4
CLK0
GND
GND
CLK0
LF
SOT23-
SOT23-6L
23
mmx3 mmx1 35毫米
mm)
(3.0mmx3.0mmx1.35mm)
3
2
PL611s-17
PL611s-17
PL611s-17
PL611s-17
1
6
5
4
鳍
OE ， PDB ，
FSEL ， CLK1
VDD
PL611s-17
鳍
OE ， PDB ， FSEL ， CLK1
VDD
1
2
3
6
5
4
LF
GND
CLK0
DFN-
DFN-6L
mmx1 mmx0毫米）
(2.0mmx1.3mmx0.6mm)
框图
REF 。
R- COUNTER
(7-bit)
M-计数器
(16-bit)
PL611s-17
SC70-
SC70-6L
70
MMX2 25mmx毫米）
mmx1
(2.3mmx2.25mmx1.0mm)
鳍
相
探测器
收费
泵
F
VCO
= F
REF
* （ M / R ）
VCO
可编程
功能
F
OUT
= F
VCO
P-计数器
(4-bit)
/2*P
CLK0
程序设计
逻辑
OE ， PDB ，
FSEL ， CLK1
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转07年1月4日第1页
（初步）
PL611s-17
1.8V - 3.3V PicoPLL
TM
KHz到MHz的可编程时钟
关键编程参数
CLK
输出频率
F
OUT
= F
REF
* （ M / R ）/（2 ×P）
其中，M = 16位
R = 7位
P = 4位
CLK0 = F
OUT
, F
REF
或f
REF
/ (2*P)
CLK1 = F
REF
, F
REF
/ 2 ， CLK0和CLK0 / 2
输出驱动强度
三个可选驱动器的优势，
您可以选择：
低： 4毫安
标准： 8毫安（默认）
高： 16毫安
可编程
输入/输出
一个输出管脚可以配置为：
OE - 输入
FSEL - 输入
PDB - 输入
CLK1 - 输出
成为HiZ或低电平有效禁用状态
封装引脚配置
名字
VDD
SOT
针＃
1
针＃
SC70
针＃
2
DFN
针＃
3
TYPE
P
VDD连接。
描述
这种可编程I / O引脚可以配置为输出使能（ OE ）
输入，掉电（ PDB ）输入，频率选择（ FSEL ）或CLK1
时钟输出。该引脚有一个内部10M上拉电阻（ OE ， PDB &
FSEL只） 。
OE ， PDB ，
FSEL ， CLK1
2
1
2
I / O
在OE和PDB特征可以被编程为允许输出
浮动（Z嗨） ，或在“低有效”模式。
状态
0
1（默认）
OE
禁止CLK
普通模式
PDB
掉电模式
普通模式
FSEL
频率'2'
频率'1'
鳍
LF
GND
CLK0
3
4
5
6
3
4
5
6
1
6
5
4
I
I
P
O
参考输入引脚。
环路滤波器的输入引脚。
GND连接
可编程时钟输出
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转07年1月4日第2页
（初步）
PL611s-17
1.8V - 3.3V PicoPLL
TM
KHz到MHz的可编程时钟
功能说明
PL611s - 17是一种高功能的，非常灵活的，先进的可编程的PLL设计的高性能，低
功耗，小尺寸应用。该PL611s -17接受为10kHz的一个参考时钟输入到200MHz ，并且
能够产生两个输出高达125MHz的。这种灵活的设计允许PL611s -17提供任何PLL
产生的频率，女
REF
（参考CLK）的频率或F
REF
/（2 ×P）至CLK0和/或CLK1 。一些设计特点
该PL611s - 17的，提及如下：
PLL编程
中的PLL PL611s -17是完全可编程的。
该PLL装备有一个7位的输入频率
除法器（R-计数器） ，以及一个16位的VCO频率
反馈环路分频器（ M-计数器） 。的输出
PLL被转移到一个4位的交VCO分频器（P-
计数器） 。输出频率由下式确定
下述通式[F
OUT
= F
REF
* （ M / R ）/（2 ×P） ] 。
时钟输出（ CLK0 ）
CLK0是主时钟输出。该PL611s - 17能
还可以被编程，以提供第二时钟
输出， CLK1 ，在可编程I / O引脚（见
OE / PDB / FSEL / CLK1引脚下面说明） 。该
CLK0的输出可配置为PLL输出
(F
VCO
/（2 ×P） ） ，女
REF
（参考文献的Clk频率）输出，或
F
REF
/（2 ×P）的输出。该输出驱动电平可以是
编程为低驱动（ 4mA）时，标准的驱动器
（ 8毫安）或高驱动（ 16毫安） 。最大输出
频率为125MHz的。
时钟输出（ CLK1 ）
在CLK1功能允许PL611s -17有一个
附加的时钟输出。此输出可
编程以执行以下操作之一：
F
REF
- 参考（参考CLK）频率
F
REF
/ 2
CLK0
CLK0 / 2
掉电控制（ PDB ）
掉电（ PDB ）功能，允许用户把
在PL611s - 17成“睡眠模式” 。当被激活
（逻辑“0” ） ， PDB “禁用PLL ，振荡
电路，计数器和所有其他有源电路。在
掉电模式下，IC功耗为<10一。
该PDB引脚集成了一个10M的上拉电阻
赋予逻辑“1”的缺省状态。
在PDB特征可以被编程以允许所述
输出浮动（Z嗨） ，或在“低有效”操作
模式。
频率选择（ FSEL ）
频率选择（ FSEL ）功能允许
PL611s - 17之间的两个预编程的转
输出允许设备“对飞”的频率
切换。该FSEL引脚集成了10M拉
电阻赋予逻辑“1”的缺省状态。
输出使能（ OE ）
输出使能功能允许用户启用
并且通过切换OE禁止时钟输出（S ）
引脚。 OE引脚集成了一个10M的上拉电阻
赋予逻辑“1”的缺省状态。
在OE特征可以被编程以允许所述
输出浮动（Z嗨） ，或在“低有效”操作
模式。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转07年1月4日第3页
（初步）
PL611s-17
1.8V - 3.3V PicoPLL
TM
KHz到MHz的可编程时钟
应用建议FOR PL611s -17
PL611s -17可以接受的参考输入>10kHz并产生一个时钟输出在MHz范围内，如图中
图1，下面。此外，为了节省在消费产品的系统设计和更大的面积优化成本，它
可以使用RTC晶体的XOUT （ 32.768KHz的）作为参考输入到PL611s -17 ，如图
图'2'，在下面。
XIN
C1
REFIN
OE ， PDB
FSEL ， CLK1
1.8~3.3V
XIN
32.768
千赫
ASIC
1
2
3
6
5
4
图'1'
注意：一个交流耦合帽可能需要的话，RTC时钟振幅太小。
准则外部元件的选择
为获得最佳性能，精确的外部环路滤波器电容器必须被选择。一般准则
选择基于输入频率该组件示于下表中。
输入频率
为3MHz 200MHz的
为300KHz 10MHz的
30KHz的 1.0MHz的
为10KHz 100KHz的
电容值
1.0nF
1.0nF
4.7nF
47nF
可供选择的值的最佳方法是使用下面的公式：
C（ NF） = 0.8 + M / 280
其中，C =回路的滤波电容值（ NF）
M = M计数器值。通过PhaseLink与器件样品提供。
注意事项：
*寻找最近的商用价值。在E12系列有5％的公差值是可以接受的。
*带1和65536之间可能的M -计数器值，电容值，预计在范围820pF通
220nF.
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转07年1月4日第4页
PL611s-17
LF
LFGND
MHZ CLK
（所有频率）
C2
XOUT
XOUT
REFIN
OE ， PDB
FSEL ， CLK1
1.8~3.3V
1
2
3
6
5
4
图'2'
PL611s-17
L611s-17
LF
LFGND
MHZ CLK
（所有频率）
（初步）
PL611s-17
1.8V - 3.3V PicoPLL
TM
KHz到MHz的可编程时钟
电气规格
绝对最大额定值
参数
电源电压范围
输入电压范围
输出电压范围
焊接温度（绿色包装）
数据保留@ 85°C
储存温度
工作环境温度*
T
S
10
-65
-40
150
85
符号
V
DD
V
I
V
O
分钟。
-0.5
-0.5
-0.5
马克斯。
7
V
DD
+0.5
V
DD
+0.5
260
单位
V
V
V
°C
YEAR
°C
°C
超出长时间最大额定值规定的限值条件下的曝光设备可能会导致器件永久性损坏
并影响了产品的可靠性。这些条件代表了一个额定值，以及设备在这些功能操作或高于任何其他条件
本说明书中提到的操作限制是不是暗示。 *工作温度为设计保证。件进行测试，以唯一的商业档次。
AC规格
参数
@ V
DD
=3.3V
输入（ FIN ）频率
@ V
DD
=2.5V
@ V
DD
=1.8V
输入（ FIN ）信号幅度
输入（ FIN ）信号幅度
内部交流/直流耦合（高频）
内部交流/直流耦合（低频）
3.3V <50MHz ， 2.5V <40MHz ， 1.8V <15MHz
@ V
DD
=3.3V
输出频率
@ V
DD
=2.5V
@ V
DD
=1.8V
建立时间
输出使能时间
输出上升时间
输出下降时间
占空比
周期抖动，PK - 峰值*
（从10,000个样本测得）
在上电时（在V
DD
增加了1.62V ）
OE功能; TA = 25° C， 15pF的负载
PDB功能; TA = 25° C， 15pF的负载
15pF的负载10 /90％ V
DD
，高驱动， 3.3V
15pF的负载90 /10％ V
DD
，高驱动， 3.3V
V
DD
/2
与V之间的电容去耦
DD
和
GND 。
45
1.2
1.2
50
70
0.9
0.1
10KHz
条件
分钟。
典型值。
马克斯。
200
166
133
V
DD
V
DD
125
90
65
2
10
2
1.7
1.7
55
单位
兆赫
VPP
V
pp
兆赫
ms
ns
ms
ns
ns
%
ps
*注：抖动性能取决于编程参数。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转07年1月4日第5页
QQ：2880707522 复制
