PI90SD1636A
SERDES千兆以太网收发器
特点
IEEE 802.3z支持千兆以太网标准
支持1.25 Gbps的使用NRZ码在无补偿
双同轴电缆
完全集成的CMOS IC
低功耗
ESD额定值>2000V （人体模型）或> 200V （马
折角型）
5伏输入公差
引脚兼容安捷伦HDMP1636A / HDMP- 1646A
与Vitesse的VSC7123收发器（见附录A）
包装（无铅&绿色可用） ：
- 64引脚LQFP封装（ FC ）
- 64引脚LQFP （ FD ）
描述
该PI90SD1636A是单芯片，千兆以太网收发器。
它执行的物理介质附加的所有功能
物理层（ PMA）的一部分，作为特定网络连接编由IEEE
802.3z支持千兆以太网的标准。这些功能包括并联
至串行和串行至并行的转换，时钟产生，时钟
数据恢复和字同步。另外，内部
环回功能提供了系统调试。
该PI90SD1636A是理想的千兆以太网，串行背板
与专有的点至点的应用程序。该设备支持
端口1000BASE- LX和1000BASE- SX光纤介质，
1000BASE- CX铜介质。
该PI90SD1636A的发射机部分接收10比特宽
并行TTL电数据，并将其转换为高速串行数据流。
该并行数据进行编码的8b / 10b的格式。这个进入
并行数据被锁存到输入寄存器中，并同步
由所提供的125 MHz参考时钟的上升沿
该用户。锁相环（PLL）锁定到125 MHz的时钟。
钟，然后乘以10 ，以产生一个1.25千兆赫的串行
时钟，用来提供高速串行数据输出。该
输出通过一个伪发射极耦合逻辑发送（ PECL ）
驱动程序。此输出可直接连接到一个铜电缆的情况下
1000BASE- CX介质中，或至在的情况下的光纤模块
的1000BASE- LX或1000BASE SX光纤介质。
接收机中的PI90SD1636A的部分接收的串行PECL-
以1.25 Gbps的速率兼容的数据流，恢复原来的
10位宽的并行数据格式，和重新定时的数据。一个PLL锁定
到输入的串行数据流，并恢复1.25千兆赫
高速串行时钟和数据。这是由CON-完成
tinually频率锁定到了125 MHz的参考时钟，并
通过相位锁定到输入的数据流。串行数据
被转换成并行数据格式。在'逗号'字符
用于建立字节对齐。两个62.5 MHz的时钟， 180
度的相位差，被回收。这些时钟交替
用于时钟输出的并行数据上的上升沿。这种并行
数据被发送到在TTL兼容的形式的用户。
应用
- 千兆以太网
串行背板
专有的点至点applicaitons
1
PS8641
10/14/04
PI90SD1636A
SERDES千兆以太网收发器
表2.引脚说明
名字
GND_ESD
VCC_ESD
TX<0>
TX<1>
TX<2>
TX<3>
TX<4>
TX<5>
TX<6>
TX<7>
TX<8>
TX<9>
GND_TXA
VCC_TXA
NC
EWRAP
VCC_TXD
GND_TXD
TX_CLK
VCC_RXD
GND_RXD
EN_CDET
针＃
1, 14
5, 10
2
3
4
6
7
8
9
11
12
13
15
18
16, 17,27,
48, 49
19
20
21
22
23 28,
25
24
TYPE
P
描述
电源线和地线对的垫ESD结构。
TTL_IN
0位并行数据输入引脚。
此数据应10b中/ 8b的编码。最少
显著位是TX<0>和第一被发送。
P
NC
TTL_IN
P
TTL_IN
电源和地对对TX PLL的模拟电路。
无连接
包裹打开。
该引脚为高电平有效。当断言，高速串行数据
在内部从发射机的串行数据输出缠回接收器
数据输入。此外，当断言， DOUT ±保持静态逻辑1时无效，
DOUT ±和.DIN ±都是活动的。
电源和地对对TX数字电路。
参考时钟和发送字节时钟。
这是提供一个125MHz的系统时钟
由主机系统。在时钟中，输入数据的上升沿， TX<9 ： 0> ，是
锁存到寄存器中。这个时钟乘以10的内部，以产生
发送串行位时钟。
电源和地对用于在所述接收器部分的数字电路。
逗号检测使能。
该引脚为高电平有效。当断言，内部字节
对准功能被接通，以允许时钟与逗号同步
字符（ 0011111XXX ） 。当拉高，功能被禁用，将不会调整
时钟和数据。在这种模式下COM_DET被置为LOW 。
信号检测。
该引脚为高电平有效。它指示输入信号上的损失
高速串行输入， DIN ± 。 SIG_DET被设置为LOW，当差分输入端是
超过50毫伏以内。
电源和地对用于接收器部分的时钟信号。
接收字节时钟。
两个180度的异相62.5 MHz的时钟信号是
由接收机部分回收。所接收到的字节是由交替时钟
这些信号的上升沿。 RX_CLK<1>的上升沿用逗号对齐
当检测到人物。
P
TTL_IN
TTL
OUT
P
TTL
OUT
SIG_DET
Vcc_Rx
GND_Rx
RX_CLK<1>
RX_CLK<0>
26
29
32
30
31
4
PS8641
10/14/04
PI90SD1636A
SERDES千兆以太网收发器
表2.引脚说明（续）
名字
GND_RXT
VCC_RXT
RX <9 >
RX<8>
RX<7>
RX<6>
RX<5>
RX<4>
RX<3>
RX<2>
RX<1>
RX<0>
COM_DET
VCC_RXF
GND_RXF
DIN-
DIN +
VCC_RXESD
GND_RXESD
VCC_RXA
GND_RXA
VCC_TX_ECL
DOUT-
DOUT +
VCC_TX_HS
GND_TX_HS
针＃
33 46,
37, 42
34
35
36
37
38
39
40
41
43
44
45
47
50
51
52
54
53,55
56
57, 59
58
60
61
62
63
64
P
P
P
HS_OUT
P
P
TYPE
描述
电源线和地线对的ESD结构。
TTL _O UT
接收的并行数据输出。
RX<0>是最显着的一点，是
收到第一。当DIN ±丢失的输入数据，所有的RX引脚将保持高电平。
TTL_OUT
P
HS_IN
逗号检测。
该引脚为高电平有效。如果有效，则说明
检测逗号字符（ 0011111XXX ）的。它仅在EN_CEDT
被使能。
电源和地对用于接收器部分的前端。
高速串行数据输入。
串行数据输入端接收的时
EWRAP被禁用。
电源线和地线对用于ESD结构。
电源和地对用于接收器部分的模拟电路。
电源线驱动器电路。地面电源从引脚64 。
高速串行数据输出。
这些引脚激活时EWRAP被禁用
并保持静态逻辑1时EWRAP被启用。
电源和地对高速传输逻辑在并行 - 串行
部分。
5
PS8641
10/14/04
QQ：2881677436 复制
