21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI90LV211/PI90LVT211

1 ： 6差分时钟分配芯片

特点

满足或超过ANSI TIA / EIA- 644-1995的要求

专为时钟速率高达320MHz的

从3.3 V单电源供电

低电压差分信号（ LVDS ）输出与

± 350mV的的电压转换成一个100欧姆的负载

LVDS或TTL时钟输入之间的选择

同步启用/禁用

多路时钟输入

- 对所有控制引脚内部300千欧的上拉电阻

- CLK和CLK有110欧姆的终端（ PI90LVT211 ）

通用和独立的使能/禁止控制

50PS的输出至输出扭曲

± 24PS周期抖动

总线引脚为高阻抗禁用或V时，

CC

<1.5V

TTL输入可承受5V

在300 MHz的功耗

P190LV211与Motorola的功能兼容

（ PECL ） MC 10E211 / MC100E211

>12kV ESD保护

包装（无铅&绿色可用） ：

- 28引脚TSSOP （L ）

- 28引脚QSOP （ Q）

描述

该PI90LV211实现低电压差分信号传输（ LVDS ）

实现时钟速率高达320 MHz的低偏移。该

PI90LV211是一个低偏移1 ： 6扇出器件明确低设计

歪斜的时钟分配的应用程序。该器件具有多

路开关连接的时钟输入端，以允许以较低的速度扫描的分布

或测试时钟与高速系统时钟。当低的SEL

引脚选择差分时钟输入。

两者共同使个人和输出使能提供。

当断言的正输出将变低就下负

在CLK （或SCLK ）输入的过渡。启用功能

同步，使输出才会启用/禁用时

它们已经在低状态。这样就避免了任何机会

产生一个侏儒时钟脉冲时，该设备已启用/禁用

作为可以与异步控制发生。内部触发器

同步于输入时钟的下降沿，因此所有

相关规范限制是参照下降沿

的时钟输入端。

个人同步使能控制和IN复用时钟

却将使该器件非常适合作为在第一级分配单元

分布树。个体能使可用于允许在

禁止个人卡上的容错设计背板。

功能表

CLK / CLK

H / L

X

↓

↓

SCLK

X

H / L

↓

↓

SEL

L

H

X

H

ENX

L

L

H

L

CEN

L

L

L

H

CLK OUT （±）

CLK

SCLK

Z*

Z**

框图&引脚配置

V

CC

EN1

1

2

D

28

27

26

V

CC

CLK1

OUT +

CLK1

OUT-

GND

EN2

SCLK

CLK

3

4

D

Q

25

24

Q

5

6

CLK2

OUT +

CLK2

OUT-

1

PI90LVT211

只110Ω

*

ENX禁用个别银行

** CEN禁用所有六家银行

↓

= CLK和SCLK的负跳变

Z =高阻抗

CLK

EN3

7

8

D

0

23

22

Q

CLK3

OUT +

CLK3

OUT-

SEL

9

D

21

20

Q

CLK4

OUT +

CLK4

OUT-

EN4

10

D

19

18

Q

CLK5

OUT +

CLK5

OUT-

EN5

EN6

11

12

D

17

16

CLK6

OUT +

CLK6

OUT-

CEN

GND

13

14

Q

15

GND

1

PS8535C

10/04/04

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI90LV211/PI90LVT211

1：6差分时钟

分布芯片

电气特性在推荐工作条件

（除非另有说明）

.

符号

V

OD

V

OD

V

OC （ SS ）

V

OC （ SS ）

V

OC （ PP ）

I

CC

I

IH

I

IL

I

OS

I

OZ

I

O（关）

C

IN

C

O

R

TERM

帕拉梅德

差分输出电压幅值

变化的差分输出电压

逻辑状态之间的幅度

稳态共模输出

电压

变化的稳态共模

逻辑状态之间的输出电压

峰值 - - 峰值共模输出

电压

电源电流

高层次的输入电流

低级别的输入电流

短路输出电流

高阻抗输出电流

关机后输出电流

输入电容，

输出电容

终端电阻

已启用，R

L

= 100

V

IN

= V

CC

或GND

残疾人，V

IN

= V

CC

或GND

V

IH

= 2V

V

IL

= 0.8V

V

ODOUT +

或V

ODOUT-

= 0V

V

OD

= 0V

V

O

= 0V或V

CC

V

CC

= 1.1V, V

O

= 2.4V

V

I

= 0.4罪（ 4E6

π

T） + 0.5V

V

I

= 0.4罪（ 4E6

π

T） + 0.5V ，残疾人

PI90LVT211

90

9

10

110

13 2

见图3

特S T条件

R

L

= 100

参见图1和2

M英寸

247

–50

1.125

–5 0

40

27

3.0

4.8

9

1. 3 0

典型值。

(1)

340

M AX 。

454

50

1.60

50

mV

150

35

3.9

20

20

±7

±4.5

±1

±1

mA

mV

单位

V

A

mA

A

pF

2

PS8535C

10/04/04

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI90LV211/PI90LVT211

1：6差分时钟

分布芯片

开关特性在推荐工作条件

（除非另有说明）

(8,9)

.

Characte RIS抽动

传播德躺着输出

CLK到CLKOUT ±

SCLK为CLKOUT ±

SEL为CLKOUT ±

DIS能时间

CLK和SCLK为CLKOUT ±

符号

t

PLH

t

PHL

M英寸

1.5

1.5

1.5

典型值。

2.7

2.7

2.7

2.2

2.1

3.6

2.8

M A X 。

3.4

3.24

3.6

ns

t

PHZ

t

PLZ

t

PZH

t

PZL

t

SKEW

2.8

2.8

4.8

4.8

待定

待定

待定

–48

–24

200

200

–100

0

600

0.20

0.125

150

1.5

400

140

25

30

250

760

0.800

V

CC

- 0.2

1200

180

60

100

兆赫

ps

5

6

7

V

+48

+24

ps

2

单位

条件

部分到第SKE瓦特

CLK （差异） ，以Q

CLK （ SE ） ， SCLK为Q

随着设备倾斜

周期-to -周期十手

PE RIOD十手

硒TUP时间

ENX到CLK

CEN为CLK

保持时间

CLK到ENX ， CEN

最小值：输入摆幅（ CLK ）

COM 。模式范围（ CLK ）

RIS E /下降时间s

20 – 80%

占空比失真迪斯普尔斯ê SKE瓦特

( t

PLH

- t

PHL

)

SCLK为CLKOUT ±

CLK到CLKOUT ±

CHANNE 1对CHANNE升SKE W，S火焰ê DGE

M aximum启运FRE阙NCY

1

图6

图7

2

2

3

4

t

JIT （ CC ）

t

JIT （ PER ）

t

s

t

h

V

PP

V

CMR

t

r

, t

f

t

SK1R

t

SK1R

t

SK2R

注意事项：

1.在智能设备偏斜定义为通过一个类似的装置相同的路径转变。

2，建立，保持和禁用时间都是相对于在CLK或SCLK的下降沿。

3.最小输入摆幅其中AC参数的保证。全直流LVDS输出摆幅将只有50mV的输入生成

秋千。

4.在其中输入摆幅的高电平必须落在同时满足在V的范围

PP

规格。

5. t

SKIR

是（在接收器的传播延迟的差t

PLH

-t

PHL

）一台设备，并为输出的占空比失真在任何给定

温度和V

CC

。传播延迟规范是一个设备到设备最坏的情况下在工艺，电压和温度。

6. t

SK2R

是在任何输出以相同的方向切换同一设备信道之间的接收器的传播延迟的差异。这

参数由设计和特性保证。

7.发生器的输入条件：吨

r

t

f

<为1ns ，占空比为50％ ，差（ 1.10V至1.35V峰 - 峰值） 。

输出标准： 60 ％/ 40 ％的占空比，V

OL

（最大值） 0-4V ，V

OH

（分钟） 2.7V ，负载 - 7pF的（流浪加探针） 。

8. C

L

包括探头和夹具电容。

9.所有测试波形发生器除非另有说明： F = 25MHz的，Z

O

= 50欧姆，T

r

= 1ns的，T

f

= 1ns的（35％ -65 ％）。为确保最快的传播

延迟和偏移最小，时钟输入边沿速率应不小于1ns的/ V速度较慢;控制信号的不超过3纳秒/ V慢。

3

PS8535C

10/04/04

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI90LV211/PI90LVT211

1：6差分时钟

分布芯片

参数测量信息

I

OY

I

OZ

V

OD

D

OUT-

GND

V

ODOUT +

V

OC

V

ODOUT-

I

I

D

OUT +

D

IN

V

I

(V

ODOUT +

+V

ODOUT-

)/2

图1.电压和电流的定义

D

OUT +

输入

D

OUT-

V

OD

3.75k

100

3.75k

±

0V

≤

V

TEST

≤

2.4V

图2. V

OD

测试电路

3V

D

OUT +

49.9Ω± 1 ％ （ 2处）

输入

D

OUT-

V

OC

V

I

0V

V

OC （ PP ）

V

OC （ SS ）

图3.测试电路&定义为驱动共模输出电压

注意：

1.所有输入脉冲提供由具有以下特征的发电机：吨

r

或T

f

≤

为1ns ，脉冲重复频率

（ PRR ） = 50 Mpps的，脉冲宽度= 10 ± 0.2ns 。

L

包括在DUT的0.06米仪表和夹具电容

Themeasurement VOC （ PP ）的由对测试设备至少300MHz的的-3dB带宽。

4

PS8535C

10/04/04

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI90LV211/PI90LVT211

1：6差分时钟

分布芯片

参数测量信息

（续）

32V

1.4V

0.8V

t

PLH

V

OD

100 ±1%

t

PHL

输入

D

OUT +

输入

D

OUT-

C

L

= 10pF的

（ 2处）

产量

0V

V

OD值（H）的

V

外径（ L）的

100%

80%

20%

0%

t

f

t

r

图4.测试电路，时序， &电压定义为差分输出信号

注意：

1.所有输入脉冲提供由具有以下特征的发电机：吨

r

或T

f

≤

为1ns ，脉冲重复频率

（ PRR ） = 15 Mpps的，脉冲宽度= 10 ± 0.2ns 。

L

包括在DUT的0.06米仪表和夹具电容

D

OUT +

0.8V和2V

D

OUT-

输入

49.9Ω± 1 ％ （ 2处）

V

ODOUT +

V

ODOUT-

+

1.2V

–

2V

输入

1.4V

0.8V

t

PZH

V

ODOUT +

or

V

ODOUT-

t

PHZ

1.4V

1.3V

1.2V

t

PZL

V

ODOUT-

or

V

ODOUT +

t

PLZ

1.2V

1.1V

1V

图5.启用&禁止时间电路&定义

注意：

1.所有输入脉冲提供由具有以下特征的发电机：吨

r

或T

f

≤

为1ns ，脉冲重复频率

（ PRR ） = 0.5 Mpps的，脉冲宽度= 500 ± 10ns的。

L

包括在DUT的0.06米仪表和夹具电容

5

PS8535C

10/04/04

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI90LV211/PI90LVT211

1 ： 6差分时钟分配芯片

特点

满足或超过ANSI TIA / EIA- 644-1995的要求

专为时钟速率高达320MHz的

从3.3 V单电源供电

低电压差分信号（ LVDS ）输出与

± 350mV的的电压转换成一个100欧姆的负载

LVDS或TTL时钟输入之间的选择

同步启用/禁用

多路时钟输入

- 对所有控制引脚内部300千欧的上拉电阻

- CLK和CLK有110欧姆的终端（ PI90LVT211 ）

通用和独立的使能/禁止控制

50PS的输出至输出扭曲

± 24PS周期抖动

总线引脚为高阻抗禁用或V时，

CC

<1.5V

TTL输入可承受5V

在300 MHz的功耗

P190LV211与Motorola的功能兼容

（ PECL ） MC 10E211 / MC100E211

>12kV ESD保护

包装（无铅&绿色可用） ：

- 28引脚TSSOP （L ）

- 28引脚QSOP （ Q）

描述

该PI90LV211实现低电压差分信号传输（ LVDS ）

实现时钟速率高达320 MHz的低偏移。该

PI90LV211是一个低偏移1 ： 6扇出器件明确低设计

歪斜的时钟分配的应用程序。该器件具有多

路开关连接的时钟输入端，以允许以较低的速度扫描的分布

或测试时钟与高速系统时钟。当低的SEL

引脚选择差分时钟输入。

两者共同使个人和输出使能提供。

当断言的正输出将变低就下负

在CLK （或SCLK ）输入的过渡。启用功能

同步，使输出才会启用/禁用时

它们已经在低状态。这样就避免了任何机会

产生一个侏儒时钟脉冲时，该设备已启用/禁用

作为可以与异步控制发生。内部触发器

同步于输入时钟的下降沿，因此所有

相关规范限制是参照下降沿

的时钟输入端。

个人同步使能控制和IN复用时钟

却将使该器件非常适合作为在第一级分配单元

分布树。个体能使可用于允许在

禁止个人卡上的容错设计背板。

功能表

CLK / CLK

H / L

X

↓

↓

SCLK

X

H / L

↓

↓

SEL

L

H

X

H

ENX

L

L

H

L

CEN

L

L

L

H

CLK OUT （±）

CLK

SCLK

Z*

Z**

框图&引脚配置

V

CC

EN1

1

2

D

28

27

26

V

CC

CLK1

OUT +

CLK1

OUT-

GND

EN2

SCLK

CLK

3

4

D

Q

25

24

Q

5

6

CLK2

OUT +

CLK2

OUT-

1

PI90LVT211

只110Ω

*

ENX禁用个别银行

** CEN禁用所有六家银行

↓

= CLK和SCLK的负跳变

Z =高阻抗

CLK

EN3

7

8

D

0

23

22

Q

CLK3

OUT +

CLK3

OUT-

SEL

9

D

21

20

Q

CLK4

OUT +

CLK4

OUT-

EN4

10

D

19

18

Q

CLK5

OUT +

CLK5

OUT-

EN5

EN6

11

12

D

17

16

CLK6

OUT +

CLK6

OUT-

CEN

GND

13

14

Q

15

GND

1

PS8535C

10/04/04

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI90LV211/PI90LVT211

1：6差分时钟

分布芯片

电气特性在推荐工作条件

（除非另有说明）

.

符号

V

OD

V

OD

V

OC （ SS ）

V

OC （ SS ）

V

OC （ PP ）

I

CC

I

IH

I

IL

I

OS

I

OZ

I

O（关）

C

IN

C

O

R

TERM

帕拉梅德

差分输出电压幅值

变化的差分输出电压

逻辑状态之间的幅度

稳态共模输出

电压

变化的稳态共模

逻辑状态之间的输出电压

峰值 - - 峰值共模输出

电压

电源电流

高层次的输入电流

低级别的输入电流

短路输出电流

高阻抗输出电流

关机后输出电流

输入电容，

输出电容

终端电阻

已启用，R

L

= 100

V

IN

= V

CC

或GND

残疾人，V

IN

= V

CC

或GND

V

IH

= 2V

V

IL

= 0.8V

V

ODOUT +

或V

ODOUT-

= 0V

V

OD

= 0V

V

O

= 0V或V

CC

V

CC

= 1.1V, V

O

= 2.4V

V

I

= 0.4罪（ 4E6

π

T） + 0.5V

V

I

= 0.4罪（ 4E6

π

T） + 0.5V ，残疾人

PI90LVT211

90

9

10

110

13 2

见图3

特S T条件

R

L

= 100

参见图1和2

M英寸

247

–50

1.125

–5 0

40

27

3.0

4.8

9

1. 3 0

典型值。

(1)

340

M AX 。

454

50

1.60

50

mV

150

35

3.9

20

20

±7

±4.5

±1

±1

mA

mV

单位

V

A

mA

A

pF

2

PS8535C

10/04/04

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI90LV211/PI90LVT211

1：6差分时钟

分布芯片

开关特性在推荐工作条件

（除非另有说明）

(8,9)

.

Characte RIS抽动

传播德躺着输出

CLK到CLKOUT ±

SCLK为CLKOUT ±

SEL为CLKOUT ±

DIS能时间

CLK和SCLK为CLKOUT ±

符号

t

PLH

t

PHL

M英寸

1.5

1.5

1.5

典型值。

2.7

2.7

2.7

2.2

2.1

3.6

2.8

M A X 。

3.4

3.24

3.6

ns

t

PHZ

t

PLZ

t

PZH

t

PZL

t

SKEW

2.8

2.8

4.8

4.8

待定

待定

待定

–48

–24

200

200

–100

0

600

0.20

0.125

150

1.5

400

140

25

30

250

760

0.800

V

CC

- 0.2

1200

180

60

100

兆赫

ps

5

6

7

V

+48

+24

ps

2

单位

条件

部分到第SKE瓦特

CLK （差异） ，以Q

CLK （ SE ） ， SCLK为Q

随着设备倾斜

周期-to -周期十手

PE RIOD十手

硒TUP时间

ENX到CLK

CEN为CLK

保持时间

CLK到ENX ， CEN

最小值：输入摆幅（ CLK ）

COM 。模式范围（ CLK ）

RIS E /下降时间s

20 – 80%

占空比失真迪斯普尔斯ê SKE瓦特

( t

PLH

- t

PHL

)

SCLK为CLKOUT ±

CLK到CLKOUT ±

CHANNE 1对CHANNE升SKE W，S火焰ê DGE

M aximum启运FRE阙NCY

1

图6

图7

2

2

3

4

t

JIT （ CC ）

t

JIT （ PER ）

t

s

t

h

V

PP

V

CMR

t

r

, t

f

t

SK1R

t

SK1R

t

SK2R

注意事项：

1.在智能设备偏斜定义为通过一个类似的装置相同的路径转变。

2，建立，保持和禁用时间都是相对于在CLK或SCLK的下降沿。

3.最小输入摆幅其中AC参数的保证。全直流LVDS输出摆幅将只有50mV的输入生成

秋千。

4.在其中输入摆幅的高电平必须落在同时满足在V的范围

PP

规格。

5. t

SKIR

是（在接收器的传播延迟的差t

PLH

-t

PHL

）一台设备，并为输出的占空比失真在任何给定

温度和V

CC

。传播延迟规范是一个设备到设备最坏的情况下在工艺，电压和温度。

6. t

SK2R

是在任何输出以相同的方向切换同一设备信道之间的接收器的传播延迟的差异。这

参数由设计和特性保证。

7.发生器的输入条件：吨

r

t

f

<为1ns ，占空比为50％ ，差（ 1.10V至1.35V峰 - 峰值） 。

输出标准： 60 ％/ 40 ％的占空比，V

OL

（最大值） 0-4V ，V

OH

（分钟） 2.7V ，负载 - 7pF的（流浪加探针） 。

8. C

L

包括探头和夹具电容。

9.所有测试波形发生器除非另有说明： F = 25MHz的，Z

O

= 50欧姆，T

r

= 1ns的，T

f

= 1ns的（35％ -65 ％）。为确保最快的传播

延迟和偏移最小，时钟输入边沿速率应不小于1ns的/ V速度较慢;控制信号的不超过3纳秒/ V慢。

3

PS8535C

10/04/04

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI90LV211/PI90LVT211

1：6差分时钟

分布芯片

参数测量信息

I

OY

I

OZ

V

OD

D

OUT-

GND

V

ODOUT +

V

OC

V

ODOUT-

I

I

D

OUT +

D

IN

V

I

(V

ODOUT +

+V

ODOUT-

)/2

图1.电压和电流的定义

D

OUT +

输入

D

OUT-

V

OD

3.75k

100

3.75k

±

0V

≤

V

TEST

≤

2.4V

图2. V

OD

测试电路

3V

D

OUT +

49.9Ω± 1 ％ （ 2处）

输入

D

OUT-

V

OC

V

I

0V

V

OC （ PP ）

V

OC （ SS ）

图3.测试电路&定义为驱动共模输出电压

注意：

1.所有输入脉冲提供由具有以下特征的发电机：吨

r

或T

f

≤

为1ns ，脉冲重复频率

（ PRR ） = 50 Mpps的，脉冲宽度= 10 ± 0.2ns 。

L

包括在DUT的0.06米仪表和夹具电容

Themeasurement VOC （ PP ）的由对测试设备至少300MHz的的-3dB带宽。

4

PS8535C

10/04/04

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI90LV211/PI90LVT211

1：6差分时钟

分布芯片

参数测量信息

（续）

32V

1.4V

0.8V

t

PLH

V

OD

100 ±1%

t

PHL

输入

D

OUT +

输入

D

OUT-

C

L

= 10pF的

（ 2处）

产量

0V

V

OD值（H）的

V

外径（ L）的

100%

80%

20%

0%

t

f

t

r

图4.测试电路，时序， &电压定义为差分输出信号

注意：

1.所有输入脉冲提供由具有以下特征的发电机：吨

r

或T

f

≤

为1ns ，脉冲重复频率

（ PRR ） = 15 Mpps的，脉冲宽度= 10 ± 0.2ns 。

L

包括在DUT的0.06米仪表和夹具电容

D

OUT +

0.8V和2V

D

OUT-

输入

49.9Ω± 1 ％ （ 2处）

V

ODOUT +

V

ODOUT-

+

1.2V

–

2V

输入

1.4V

0.8V

t

PZH

V

ODOUT +

or

V

ODOUT-

t

PHZ

1.4V

1.3V

1.2V

t

PZL

V

ODOUT-

or

V

ODOUT +

t

PLZ

1.2V

1.1V

1V

图5.启用&禁止时间电路&定义

注意：

1.所有输入脉冲提供由具有以下特征的发电机：吨

r

或T

f

≤

为1ns ，脉冲重复频率

（ PRR ） = 0.5 Mpps的，脉冲宽度= 500 ± 10ns的。

L

包括在DUT的0.06米仪表和夹具电容

5

PS8535C

10/04/04