【功能表CLKLHXX↓SCLKXXLH↓SELLLHHXEN *LLLLHCLKOUT +LHLHZ】,IC型号PI90LV14,PI90LV14 PDF资料,PI90LV14经销商,ic,电子元器件-51电子网

功能表

CLK

L

H

X

↓

SCLK

X

L

H

↓

SEL

L

H

X

EN *

L

H

CLKOUT +

L

H

L

H

Z*

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI90LV14/PI90LVT14

1 ： 5时钟分配

特点

达到并超过ANSI的要求

TIA/EIA-644-1995

专为时钟速率高达320MHz的

??采用3.3V单电源供电

低电压差分信号（ LVDS ）输出与

± 350mV的电压的成100Ω负载

LVDS或TTL时钟输入之间的选择

同步启用/禁用

输入开时钟输出默认低时，

复用的时钟输入

- 输入引脚内部300kΩ精上拉电阻

- CLK和CLK有110Ωinternal终止（ PI90LVT14 ）

50ps的输出至输出偏斜

475ps典型传播延迟

总线引脚为高阻抗禁用或当

V

CC

小于1.5V

TTL输入5V容限

在150毫瓦的400Mbits / s的功耗

功能兼容摩托罗拉（ PECL ）

MC100EL14与麦瑞半导体/协同（ PECL ）

SY100EL14V

>9kV ESD保护

采用20引脚TSSOP （ L）和QSOP （Q ）封装

描述

该PI90LV14实现低电压差分信号（LVDS ）

实现时钟速度高达320MHz的低偏移。

该PI90LV14是一种低扭曲1 ： 5时钟分配芯片，

采用多路时钟输入，允许的分布

低转速，单端时钟或一个高速系统时钟。

当LOWthe SEL引脚选择差分时钟输入。

公共使能（EN ）是同步的，以使输出端将

只有启用/禁用的时候，他们已经在低状态。

这样就避免了产生矮时钟脉冲时的任何机会

设备启用/禁用的可与异步发生

控制权。因为内部触发器的时钟的下降沿

输入时钟，所有相关联的规格界限被引用

到时钟输入的下降沿。

这些设备和信令技术的预期应用

对于板卡之间的高速时钟分配。

PI90LV14框图

1

2

20

19

V

CC

CLK1

OUT +

CLK1

OUT-

引脚说明

针

CLK ， CLK

SCLK

EN

SEL

CLK1- 5

OUT-

funtion

差分时钟输出

LVTTL时钟输入

同步启用

时钟选择输入

差分时钟输入

EN

CLK2

OUT +

CLK2

OUT-

3

4

Q

V

D

18

17

V

CC

GND

CLK3

OUT +

CLK3

OUT-

5

6

1

16

15

110

PI90LVT14

只

SCLK

CLK

CLK4

OUT +

CLK4

OUT-

7

8

0

14

13

CLK

GND

12

CLK5

OUT +

CLK5

OUT-

9

10

11

SEL

GND

*在CLK的下一个负跳变，或SCLK

1

PS8538

04/25/01

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI90LV14/PI90LVT14

1 ： 5时钟分配

电气特性在推荐工作条件

（除非另有说明）

.

符号

V

OD

V

OD

V

OC （ SS ）

V

OC （ SS ）

V

OC （ PP ）

帕拉梅德

差分输出电压幅值

变化的差分输出电压

逻辑状态之间的幅度

稳态共模输出

电压

变化的稳态共模

逻辑状态之间的输出电压

峰值 - - 峰值共模

输出电压

电源电流

高层次的输入电流

低级别的输入电流

短路输出电流

V

OD

= 0V

I

OZ

I

O（关）

C

IN

C

O

R

TERM

高阻抗输出电流

关机后输出电流

输入电容，

输出电容

终端电阻

V

O

= 0V或V

CC

V

CC

= 1.5V, V

O

= 2.4V

V

I

= 0.4罪（ 4E6

π

T） + 0.5V

V

I

= 0.4罪（ 4E6

π

T） + 0.5V ，残疾人

PI90LVT14

90

9

pF

10

110

132

已启用，R

L

= 100

V

IN

= V

CC

或GND

残疾人，V

IN

= V

CC

或GND

I

IH

I

IL

I

OS

V

IH

= 2V

V

IL

= 0.8V

V

ODOUT +

或V

ODOUT-

= 0V

0.5

见图3

特S T条件

R

L

= 100

参见图1和2

M英寸

247

–50

1.125

–50

60

21

2.5

3.0

5.0

1.40

典型值。

(1)

340

M AX 。

454

mV

50

1.7

50

mV

100

35

mA

4.0

20

± 7.4

± 4.7

1

A

1

A

V

单位

I

CC

mA

2

PS8538

04/25/01

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI90LV14/PI90LVT14

1 ： 5时钟分配

开关特性在推荐工作条件

（除非另有说明）

(8,9)

.

Characte RIS抽动

传播延迟到输出

CLK到CLKOUT ±

SCLK为CLKOUT ±

SEL为CLKOUT ±

禁止时间

CLK和SCLK为CLKOUT ±

符号

t

PLH

t

PHL

M英寸

典型值。

3.0

2.5

2.6

2.7

4.7

3.7

M AX 。

4.0

3.5

3.6

3.5

6.0

待定

100

–100

550

500

0.20

0.125

150

200

70

250

1.5

720

0.800

V

CC

- 0.20

1200

300

190

兆赫

V

ps

单位

条件

ns

t

PHZ

t

PLZ

t

PZH

t

PZL

t

SKEW

t

SKEW

t

SKEW

t

s

t

s

t

h

t

h

V

PP

V

CMR

t

r

t

f

t

SK1R

t

SK2R

ns

2

兼职用于─一部分歪斜

CLK （差异），以Q

CLK （ SE ）， SCLK为Q

随着设备倾斜

建立时间

ENX到CLK

CEN为CLK

保持时间

ENX ， CEN到SCLK

ENX ， CEN到CLKX

最小值：输入摆幅（ CLK ）

COM 。模式范围（ CLK ）

RIS E /下降时间秒（

20 – 80%)

SCLK为CLKOUT ±

占空比失真迪斯普尔斯ê SKE瓦特

( t

PLH

- t

PHL

)

CHANNE 1对CHANNE升SKE W，S火焰ê DGE

M aximum启运FRE阙NCY

1

2

3

4

ps

5

6

7

注意事项：

1.在智能设备偏斜定义为通过一个类似的装置相同的路径转变。

2，建立，保持和禁用时间都是相对于在CLK或SCLK的下降沿。

3.最小输入摆幅其中AC参数的保证。全直流LVDS输出摆幅会产生

只有50mV的输入波动。

4.在其中输入摆幅的高电平必须落在同时满足在V的范围

PP

规格。

5. t

SKIR

是（在接收器的传播延迟的差t

PLH

-t

PHL

）一个设备，并且是占空比失真

在任何给定的温度和V输出

CC

。传播延迟规范是一个设备到设备最差

壳体上的过程中，电压和温度。

6. t

SK2R

是信道之间的任何输出相同的设备在接收器的传播延迟的差

开关在相同的方向。此参数是通过设计和特性保证。

7.发生器的输入条件：吨

r

t

f

<为1ns ，占空比为50％，差（ 1.10V至1.35V峰 - 峰值）。

输出标准： 60 ％/ 40 ％的占空比，V

OL

（最大值） 0-4V ，V

OH

（分钟） 2.7V ，负载 - 7pF的（流浪加探针）。

8. C

L

包括探头和夹具电容。

9.所有测试波形发生器除非另有说明： F = 25MHz的，Z

O

= 50, t

r

= 1ns的，T

f

= 1ns的（35％ -65 ％）。对

确保最快的传播延迟和最小偏差，时钟输入边沿速率应不小于1ns的/ V速度较慢;

控制信号的不超过3纳秒/ V慢。

3

PS8538

04/25/01

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI90LV14/PI90LVT14

1 ： 5时钟分配

参数测量信息

I

D

OUT +

D

IN

V

I

D

OUT-

GND

I

OY

I

OZ

V

OD

V

ODOUT +

V

OC

V

ODOUT-

(V

ODOUT +

+V

ODOUT-

)/2

图1.电压和电流的定义

D

OUT +

输入

D

OUT-

V

OD

3.75k

100

3.75k

±

0V

≤

V

TEST

≤

2.4V

图2. V

OD

测试电路

3V

D

OUT +

49.9Ω± 1 ％（ 2处）

输入

D

OUT-

V

OC

V

I

0V

V

OC （ PP ）

V

OC （ SS ）

注意：

1.所有输入脉冲提供由具有以下特征的发电机：吨

r

或T

f

≤

为1ns ，脉冲重复频率

（ PRR ） = 50 Mpps的，脉冲宽度= 10 ± 0.2ns 。

L

包括在DUT的0.06米仪表和夹具电容

Ⅴ的测量

OC （ PP ）

由上测试设备具有至少300MHz的的-3dB带宽。

图3.测试电路&定义为驱动共模输出电压

4

PS8538

04/25/01

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI90LV14/PI90LVT14

1 ： 5时钟分配

参数测量信息

（续）

32V

1.4V

0.8V

t

PLH

V

OD

100 ±1%

t

PHL

输入

D

OUT +

输入

D

OUT-

C

L

= 10pF的

（ 2处）

产量

0V

V

OD值（H）的

V

外径（ L）的

100%

80%

20%

0%

t

f

t

r

注意：

1.所有输入脉冲提供由具有以下特征的发电机：吨

r

或T

f

≤

为1ns ，脉冲重复频率

（ PRR ） = 15 Mpps的，脉冲宽度= 10 ± 0.2ns 。

L

包括在DUT的0.06米仪表和夹具电容

图4.测试电路，时序， &电压定义为差分输出信号

D

OUT +

0.8V和2V

D

OUT-

输入

49.9Ω± 1 ％（ 2处）

V

ODOUT +

V

ODOUT-

+

1.2V

–

2V

输入

1.4V

0.8V

t

PZH

V

ODOUT +

or

V

ODOUT-

t

PHZ

1.4V

1.3V

1.2V

t

PZL

V

ODOUT-

or

V

ODOUT +

t

PLZ

1.2V

1.1V

1V

注意：

1.所有输入脉冲提供由具有以下特征的发电机：吨

r

或T

f

≤

为1ns ，脉冲重复频率

（ PRR ） = 0.5 Mpps的，脉冲宽度= 500 ± 10ns的。

L

包括在DUT的0.06米仪表和夹具电容

图5.启用&禁止时间电路&定义

5

PS8538

04/25/01