PI74SSTU32864A
25位为1：1或14位， 1：2配置
寄存缓冲器
特点
PI74SSTU32864A是专为低电压操作，
V
DD
= 1.8V
支持低功率待机操作
增强的信号完整性为1和2列模块
所有输入都是SSTL_18兼容，除了RST ， C0 ， C1 ，
这是LVCMOS 。
输出驱动器进行了优化，带动DDR2 DIMM负载
专为DDR2内存
包装（无铅&绿色可用） ：
-96球LFBGA （ NB ）
描述
百利通半导体公司的PI74SSTU32864A逻辑电路
生产采用先进的CMOS技术。这25位为1：1或
14位1 ： 2可配置寄存缓冲器是专为1.7V至
1.9V V
DD
操作。
所有时钟和数据输入与JEDEC标准兼容
为SSTL_18 。控制输入是LVCMOS 。所有输出
已优化的驱动1.8V LVCMOS司机
DDR2 DIMM负载。
该SSTU32864A从差分时钟（ CK和工作
CK ） 。数据被记录在CK的交叉变高，和CK
变低。
在C0输入控制1的引脚排列配置： 2引出线
从配置（当低）到B的配置（当
HIGH ） 。 C1的输入控制为25位的引脚配置
1： 1（当为低电平） ，以14位为1：2 （HIGH时） 。
该设备支持低功耗待机操作。当复位
输入端（ RST），是低的，所述差分输入接收器被禁止，并且
无驱动（浮动）的数据，时钟和基准电压（V
REF
）输入
是允许的。另外，当RST为低电平时，所有寄存器被复位，
和所有输出都被拉低。该LVCMOS RST和CN输入
必须始终在一个有效的逻辑高电平或低电平举行。
1D
C1
R
QCKEB *
QODTA
框图1 ： 2模式（正逻辑）
RST
CK
CK
V
REF
DCKE
QCKEA
为确保德网络斯内德从输出寄存器之前，一个稳定的时钟有
被提供时， RST必须在低的状态在上电期间举行。
在DDR -Ⅱ RDIMM应用， RST被指定为完全
异步相对于CK和CK 。因此，不定时
关系，可以在两者之间得到保证。当进入
复位时，寄存器将被清除，输出将被驱动
低快，相对于时间来禁用差分输入
接收器。然而，走出复位时，该寄存器会
成为活性很快，相对于时间，以使差动
输入接收器。
只要数据输入是低，并且在时钟稳定
从RST的低向高过渡，直到输入的时间
接收器被完全启用， SSTU32864A的设计必须
确保输出保持低电平，从而保证在无毛刺
的输出。
该装置监测DCS与CSR投入和意志门
从改变状态QN输出时， DCS和企业社会责任的投入
高。如果任DCS或CSR输入为低电平时，尺寸Qn输出将
正常工作。 RST输入的优先级高于DCS与CSR
控制将强制输出低电平。如果DCS控制功能
是不希望的，则CSR的输入可被硬连线到地面
在这种情况下，用于DCS系统的建立时间要求将是
相同的其他三维数据输入。
DODT
1D
C1
R
QODTB *
DCS
1D
C1
R
QCSA
QCSB *
企业社会责任
D1
0
1
1D
C1
R
Q1A
Q1B*
其它通道
注：禁用于1 ： 1配置
1
PS8743
08/02/04
PI74SSTU32864A
25位为1：1或14位， 1：2
可配置的缓冲
引脚CON组fi guration 1 ： 1寄存器（ C0 = 0 ， C1 = 0 ）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
DCKE
D2
D3
DODT
D5
D6
NC
CK
CK
D8
D9
D10
D11
D12
D13
D14
2
NC
D15
D16
NC
D17
D18
RST
DCS
企业社会责任
D19
D20
D21
D22
D23
D24
D25
3
V
REF
GND
V
DD
GND
V
DD
GND
V
DD
GND
V
DD
GND
V
DD
GND
V
DD
GND
V
DD
V
REF
4
V
DD
GND
V
DD
GND
V
DD
GND
V
DD
GND
V
DD
GND
V
DD
GND
V
DD
GND
V
DD
V
DD
5
QCKE
Q2
Q3
QODT
Q5
Q6
C1
QCS
ZOH
Q8
Q9
Q10
Q11
Q12
Q13
Q14
6
NC
Q15
Q15
NC
Q17
Q18
C0
NC
ZOL
Q19
Q20
Q21
Q22
Q23
Q24
Q25
引脚CON组fi guration 1 ： 2寄存器（ C0 = 0 ， C1 = 1 ）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
DCKE
D2
D3
DODT
D5
D6
NC
CK
CK
D8
D9
D10
D11
D12
D13
D14
2
NC
NC
NC
NC
NC
NC
RST
DCS
企业社会责任
NC
NC
NC
NC
NC
NC
NC
3
V
REF
GND
V
DD
GND
V
DD
GND
V
DD
GND
V
DD
GND
V
DD
GND
V
DD
GND
V
DD
V
REF
4
V
DD
GND
V
DD
GND
V
DD
GND
V
DD
GND
V
DD
GND
V
DD
GND
V
DD
GND
V
DD
V
DD
5
Q2A
Q3A
QODTA
Q5A
Q6A
C1
QCSA
ZOH
Q8A
Q9A
Q10A
Q11A
Q12A
Q13A
Q14A
6
Q2B
QODTB
Q4B
Q5B
Q6B
C0
QCSB
ZOL
Q8B
Q9B
Q10B
Q11B
Q12B
Q13B
Q14B
QCKEA QCKEB
2
PS8743
08/02/04
PI74SSTU32864A
25位为1：1或14位， 1：2
可配置的缓冲
引脚配置1 ： 2寄存器（ C0 = 1 ， C1 = 1 ）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
D1
D2
D3
D4
D5
D6
NC
CK
CK
D8
D9
D10
DODT
D12
D13
DCKE
2
NC
NC
NC
NC
NC
NC
RST
DCS
企业社会责任
NC
NC
NC
NC
NC
NC
NC
3
V
REF
GND
V
DD
GND
V
DD
GND
V
DD
GND
V
DD
GND
V
DD
GND
V
DD
GND
V
DD
V
REF
4
V
DD
GND
V
DD
GND
V
DD
GND
V
DD
GND
V
DD
GND
V
DD
GND
V
DD
GND
V
DD
V
DD
5
Q1A
Q2A
Q3A
Q4A
Q5A
Q6A
C1
QCSA
ZOH
Q8A
Q9A
Q10A
Q12A
Q13A
6
QB
Q2B
Q3B
Q4B
Q5B
Q6B
C0
QCSB
ZOL
Q8B
Q9B
Q10B
Q12B
Q13B
QODTA QODTB
QCKEA QCKEB
NB 96球LFBGA （ MO- 205CC ）顶视图
3
PS8743
08/02/04
PI74SSTU32864A
25位为1：1或14位， 1：2
可配置的缓冲
终端功能
名字
GND
V
DD
V
REF
Z
OH
Z
OL
CK
CK
C0, C1
RST
企业社会责任， DCS
D1, D25
DODT
DCKE
Q1-Q25
QCS
QODT
QCKE
地
电源
输入参考电压
留作将来使用
留作将来使用
正面主时钟输入
负主时钟输入
配置控制输入
异步复位输入 - 复位寄存器和禁用V
REF
数据和时钟differen-
TiAl基 - 输入接收器
片选输入禁用D1 -D24输出开关时，两个输入都是高
数据输入 - 时钟在CK的上升沿的交叉和下降沿
CK的
该寄存器位的输出不会被DCS与CSR控制暂停
该寄存器位的输出不会被DCS与CSR控制暂停
这是由DCS和CSR控制暂停数据输出
不会由DCS和CSR控制研究暂停数据输出
不会由DCS和CSR控制研究暂停数据输出
不会由DCS和CSR控制研究暂停数据输出
描述
特征
输入地
1.8V标称
标称0.9V
输入
输入
差分时钟输入
差分时钟输入
LVCMOS输入
LVCMOS输入
SSTL_18输入
SSTL_18输入
SSTL_18输入
SSTL_18输入
1.8V CMOS
1.8V CMOS
1.8V CMOS
1.8V CMOS
功能表（每个触发器）
输入
RST
H
H
H
H
H
H
H
H
H
H
H
H
L
DCS
L
L
L
L
L
L
H
H
H
H
H
H
企业社会责任
L
L
L
H
H
H
L
L
L
H
H
H
CK
↑
↑
L或H
↑
↑
L或H
↑
↑
L或H
↑
↑
L或H
CK
↓
↓
L或H
↓
↓
L或H
↓
↓
L或H
↓
↓
L或H
DN ， DODT ，
DCKE
L
H
X
L
H
X
L
H
X
L
H
X
Qn
L
H
Q0
L
H
Q0
L
H
Q0
Q0
Q0
Q0
L
输出
QCS
L
L
Q0
L
L
Q0
H
H
Q0
H
H
Q0
L
QODT ，
QCKE
L
H
Q0
L
H
Q0
L
H
Q0
L
H
Q0
L
X或X浮动或浮动X或X浮动或浮动X或浮动
4
PS8743
08/02/04
PI74SSTU32864A
25位为1：1或14位， 1：2
可配置的缓冲
最大额定值
（以上其中有用寿命可能受到损害。对于用户的指引，没有测试。 ）
存储温度................................................ ... ?? 65 ° C至+ 150°C
电源电压范围，V
DD
.............................................- 0.5V至2.5 V
输入电压范围，V
I
（见注2和3 ） ： ................- 0.5V至2.5V
输出电压范围，V
O
（见注2和3 ）...... -0.5V到V
DD
+ 0.5V
输入钳位电流，I
IK
(V
I
＆ LT ; 0
or
V
I
= VDD ）
......................... -50mA
输出钳位电流，I
OK
(V
O
＆ LT ; 0
or
V
O
> VDD ） ....................
±50mA
连续输出电流，I
O
(V
O
= 0
to
VDD ）
........................ ± 50毫安
通过每个V连续电流
DD
或GND ......................... ±100
注意事项：
1.强调大于在最大上市
RAINGS可能对器件造成永久性损坏。
这是一个额定值只和功能操作
器件在这些或以上indi-任何其他条件
符在操作部分本规范不
暗示。暴露在绝对最大额定值条件
长时间会影响其可靠性。
2.输入和输出负电压的评分可以是EX-
如果超过容许输入和输出钳位电流额定值
观察到。
3.该值被限制为2.5V最大
推荐工作条件
(1)
参数
V
DD
V
REF
V
TT
V
I
V
IH
V
IL
V
IH
V
IL
V
IH
V
IL
V
ICR
V
ID
I
OH
I
OL
T
A
电源电压
参考电压
终止电压
输入电压
AC高 - 级输入电压
AC低级别输入电压
DC高 - 级输入电压
DC低级别输入电压
高电平输入电压
低电平输入电压
共模输入电压
差分输入电压
高电平输出电流
低电平输出电流
工作自由空气的温度
0
RST ， CN
CK ， CK
0.65 * V
DD
0.35 x垂直
DD
0.675
600
-8
-8
70
1.125
mV
mA
C
数据
输入
Descrition
分钟。
1.7
0.49 x垂直
DD
V
REF
-40mA
0
V
REF
250mV
V
REF
-250mV
V
REF
125mV
V
REF
-125mV
V
0.50 x垂直
DD
V
REF
喃。
马克斯。
1.9
0.51 x垂直
DD
V
REF
-40mA
V
DD
单位
注意事项：
1.该装置的RST和道道输入必须在有效的水平举行（未浮动），以确保正确的设备操作。差分输入必须
不能漂浮的，除非RST为低。
5
PS8743
08/02/04
QQ：2880707522 复制
