【21098765432121098765432109876543210987654321210987】,IC型号PI6CVF857NF,PI6CVF857NF PDF资料,PI6CVF857NF经销商,ic,电子元器件-51电子网

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6CVF857

1:10 PLL时钟驱动器，用于

2.5V DDR -SDRAM内存

产品特点

运行频率高达220 MHz的为PC3200注册

DIMM应用

分配一个差分时钟输入对十差

时钟输出对

输入（ CLK ， CLK ）和（ FBIN ， FBIN ）

输入PWRDWN ： LVCMOS

输出（ YX ， YX ），（ FBOUT ， FBOUT ）

??外部反馈引脚（ FBIN ， FBIN ）用于

输出同步时钟输入

工作在2.5V的PC1600 ， PC2100 ， PC2700 ，

和2.6V的PC3200

包装（无铅&绿色可用，选择包装）：

48引脚TSSOP

- 40引脚TQFN

- 56焊球VFBGA

产品说明

PI6CVF857 PLL时钟器件注册DDR DIMM开发

应用程序。该装置是将分配一个零延迟缓冲器

差分时钟输入对（ CLK， CLK）到10差分对

时钟输出（Y [0： 9 ]，Y [ 0： 9]），以及一个差分对反馈时钟

输出（ FBOUT ， FBOUT ）。时钟输出由控制

输入时钟（ CLK ， CLK ），反馈时钟（ FBIN ， FBIN ），在2.5V

LVCMOS输入（ PWRDWN ），以及模拟电源输入（视听

DD

).

当输入PWRDWN为低电平时通电，输入

接收器被禁止时，PLL被关闭，并且所述差分时钟

输出三态。当AV

DD

绑低， PLL是

被关闭并旁路用于测试目的。

当输入频率低于建议的检测频

昆西即低于PLL的工作频率，该装置

将进入低功率模式。将输入频率检测电路

检测的低频条件并执行相同的低功率

特征为当PWRDWN输入为低。

中的PLL PI6CVF857时钟驱动程序使用输入时钟（ CLK，

CLK ）和反馈时钟（ FBIN ， FBIN ），以提供高性

曼斯，低偏移，低抖动输出差分时钟（ Y [ 0 ： 9 ] ， Y [ 0 ： 9 ] ）。

该PI6CVF857还能够跟踪扩频时钟的

降低EMI 。

框图

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

Y8

Y9

FBOUT

CLK

FBIN

PLL

PWRDWN

AVDD

断电

与测试

逻辑

1

PS8683B

10/17/03

V

DDQ

Y5

V

DDQ

Y6

Y1

Y0

GND

Y2

V

DDQ

CLK

V

DDQ

AV

DD

AGND

GND

1

2

3

4

5

6

7

8

9

40 39 38 37 36 35 34 33 32 31

Y0

Y5

Y6

V

DDQ

Y9

Y3

Y4

Y9

V

DDQ

Y8

球配置VFBGA （ NF ）

球CON组fi guration

1

A

Y0

Y1

GND

Y2

VDDQ

CLK

VDDQ

AGND

Y3

Y4

2

Y0

Y1

GND

Y2

VDDQ

CLK

AVDD

GND

Y3

Y4

3

GND

VDDQ

NC

NB

NC

VDDQ

GND

4

GND

VDDQ

NC

NB

NC

VDDQ

GND

5

Y5

Y6

GND

Y7

VDDQ

FBIN

FBOUT

GND

Y8

Y9

6

Y5

Y6

GND

Y7

PWRDWN

FBIN

VDDQ

FBOUT

Y8

Y9

1

A

B

C

D

E

F

G

H

J

K

2

3

4

5

6

B

C

D

E

F

G

H

J

无连接的C3 ， C4 ， D3 ， D4 ，

G3，G4 ，H3和H4

K

注意事项：

NC =无联系

NB =无球

Y8

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6CVF857

1:10 PLL时钟驱动器，用于

2.5V DDR -SDRAM内存

引脚配置TSSOP （ A）

GND

Y0

VD Q

Y1

GND

Y2

VD Q

CLK

VD Q

AV D D

AG N D

GND

Y3

VD Q

Y4

GND

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

48

47

46

45

44

43

42

41

40

39

38

37

36

35

34

33

32

31

30

29

28

27

26

25

GND

Y5

VD Q

Y6

GND

Y7

VD Q

P W R DW

FBIN

VD Q

FBOUT

GND

Y8

VD Q

Y9

GND

引脚配置QFN （ ZD ）

30

29

28

27

26

25

24

23

22

Y7

V

DDQ

PWRDWN

FBIN

V

DDQ

V

DDQ

FBOUT

48-Pin

A

GND

10

21

11 12 13 14 15 16 17 18 19 20

2

PS8683B

10/17/03

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6CVF857

1:10 PLL时钟驱动器，用于

2.5V DDR -SDRAM内存

接脚分布表

引脚名称

CLK

Yx

FBOUT

FBIN

PWRDWN

V

DDQ

AV

DD

AGND

GND

参考时钟输入

时钟输出。

补时钟输出。

反馈输出，并补反馈输出

反馈输入，并补反馈输入

关闭电源和输出禁用所有YX和YX输出。当PWRDWN = 0时，部分被断电和

差分时钟输出被禁止到 - 状态。当PWRDWN = 1 ，所有的差分时钟输出

启用并在相同的频率为时钟运行。

电源的I / O。

模拟/核心供电。 AV

DD

可用于绕过锁相环用于测试目的。当AV

DD

是绑

地， PLL被旁路和CLK直接缓冲到设备的输出。

模拟/核心地。提供模拟/核心电路的接地参考

地

德s cription

功能表

输入

AV

DD

GND

X

公称

(2)

公称

(2)

公称

(2)

PWRDWN

H

L

H

X

CLK

L

H

L

H

L

H

CLK

H

L

H

L

H

L

Y

L

H

Z

L

H

Z

Y

H

L

Z

H

L

Z

输出

FBOUT

L

H

Z

L

H

Z

FBOUT

H

L

Z

H

L

Z

旁路/关

关闭

on

关闭

PLL

< 20兆赫

(1)

注意事项：

1.用于测试和省电的目的， PI6CVF857进行断电，如果基准电压输入CLK的频率， CLK为远低于

工作频率范围。最大功率降压时钟频率低于20MHz的。例如， PI6CVF857将被关闭时，

在CLK ， CLK停止运行。

2. AV

DD

额定电压为2.5V的PC1600 ， PC2100 ， PC2700和。 AV

DD

标称为2.6V的PC3200 。

Z =高阻抗

X =无关

3

PS8683B

10/17/03

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6CVF857

1:10 PLL时钟驱动器，用于

2.5V DDR -SDRAM内存

绝对最大额定值

（在工作自由空气的温度范围内）

符号

V

DDQ

， AV

DD

V

I

V

O

I

IK

I

OK

I

O

I

O（ PWR ）

TSTG

JA

JC

帕拉梅德

I / O电源电压范围和模拟/内核电源电压范围

输入电压范围

输出电压范围

输入钳位电流

输出钳位电流

连续输出电流

连续电流通过每个AV

DD

, V

DDQ

或GND

储存温度

结到环境的热（包A ）

结到外壳的热（包A ）

M英寸

– 0.5

– 50

– 100

– 65

M A X 。

3.6

V

DDQ

+0.5

50

100

150

104

38

o

C

单位

V

mA

C / W

注意：

压力超出下"Absolute最大Ratings"可能会对设备造成永久性损坏。

DC特定网络阳离子

推荐工作条件

符号

AV

DD

V

DDQ

V

IL

V

IH

I

OH

I

OL

V

IX

V

IN

V

ID

T

A

模拟/内核电源电压

输出电源电压

低级别的输入电压引脚PWRDWN

高层次的输入电压引脚PWRDWN

高层次的输出电流

低电平输出电流

输入差模对电压穿越

输入电压电平

CLK之间的输入差分电压

CLK

经营自由空气温度

DC

AC

PC1600 - PC2700

P·C 3200

帕拉梅德

M英寸

V

DDQ

– 0.12

2.3

2.5

–0.3

1.7

–

(V

DDQ

/2)

–0.2

–0.3

0.36

0.7

–40

喃。

V

DDQ

2.5

2.6

M AX 。

2.7

0.7

V

DDQ

+0.3

12

–12

(V

DDQ

/2) +0.2

V

DDQ

+0.3

V

DDQ

+0.6

V

DDQ

+0.6

85

°C

V

mA

V

单位

4

PS8683B

10/17/03

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6CVF857

1:10 PLL时钟驱动器，用于

2.5V DDR -SDRAM内存

时序要求PC1600 PC2700

（在推荐工作的自由空气的温度）

符号

德s cription

工作时钟频率

(1,2)

应用时钟频率

(3)

输入时钟的占空比

通电后， PLL稳定时间

AV

DD

, V

DDQ

= 2.5V ±0.2V

M英寸

60

95

40

M A X 。

170

60

100

单位

f

CK

t

DC

t

刺

兆赫

%

s

注意事项：

1. PLL电路能够处理扩频诱导的歪斜。

2.工作时钟频率指示的范围在其上的PLL能够锁定的，但其中并没有时钟信号需要满足的其他定时

参数。（用于低速调试）。

3.应用的时钟频率指示范围该PLL满足所有的时序参数。

电气特性为PC1600 PC2700

（在推荐工作的自由空气的温度）

帕拉梅德

V

IK

V

OH

所有的输入

高输出电压

特S T条件

I

= -18mA

I

OH

= –100A

I

OH

= -12mA

I

OL

= 100A

I

OL

= 12毫安

V

I

= V

DDQ

或GND

V

I

= V

DDQ

或GND

CLK & CLK = 0兆赫，

PWRDWN =低

CLK & CLK = 170 MHz的

所有输出开

CLK & CLK = 170 MHz的

V

I

= V

DDQ

或GND

2.7V

2.5V

2.0

A

VDD

, V

DDQ

2.3V

2.3 2.7V

2.3V

2.3 2.7V

2.3V

2.7V

V

DDQ

– 0.1

1.7

0.1

0.6

± 10

A

200

300

12

3.5

pF

V

I

= V

DDQ

或GND

2.5V

–0 . 2 5

0.25

mA

V

M英寸

典型值。

M AX 。

–1.2

单位

V

OL

低输出电压

CLK ， FBIN

PWRDWN

静态电源电流I

DDQ

+ I

添加

V动态电源电流

DDQ

AV的动态电源电流

DD

CLK和CLK

FBIN和FBIN

CLK和CLK

(5)

FBIN和

FBIN

(5)

I

DDPD

I

DDQ

I

添加

C

I

C

I(

)

注意：

4.最大掉电时钟频率低于20MHz的。

5.设计保证，但未经生产测试。

5

PS8683B

10/17/03