PI6C557-03A
的PCIe 2.0时钟发生器， 2 HCSL输出
特点
描述
该PI6C557-03A是扩频时钟发生器并发症
蚂蚁的PCI Express 2.0和以太网的需求。该装置是
用于个人计算机或嵌入式系统，大大减少电 -
磁干扰（EMI） 。
该PI6C557-03A提供两个差分（ HCSL ）或LVDS
扩频输出。该PI6C557-03A被配置为SE-
择传播和时钟选择。采用Pericom的专利相位
锁相环（ PLL ）技术，该设备采用25MHz晶体
输入并产生两个对中的差分输出（ HCSL ）
为25MHz的100MHz ， 125MHz的和200MHz的时钟频率。它
还提供了-0.5 ％ ， -0.75 ％ ，且没有扩散蔓延的选择。
的PCIe 2.0兼容
à
相位抖动 - 2.1ps RMS （典型值）
LVDS兼容输出
的3.3V ± 10 ％电源电压
25MHz的晶振或时钟输入频率
HCSL输出， 0.8V电流模式差分对
抖动35ps的周期到周期（典型值）
-0.5 ％ ， -0.75 ％ ，而没有传播蔓延
工业温度范围
可蔓延绕道选项
通过外部引脚扩展和频率的选择
包装： （无铅和绿色）
à
à
16引脚TSSOP （ L16 ）
采用16引脚QSOP （ Q16 ）
框图
引脚配置（ 16引脚TSSOP ）
VDD
2
SS1:SS0
S1:S0
2
2
CLK0
控制
逻辑
CLK0
S0
S1
SS0
X1/CLK
X2
OE
GNDX
SS1
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
VDDX
CLK0
CLK0
GNDA
VDDA
CLK1
CLK1
IREF
相
LOCK
环
CLK1
CLK1
X1/CLK
25 MHZ
晶振或时钟X2
拉
电容器
水晶
司机
2
GND
OE
R
R
所有商标均为其各自所有者的财产。
11-0061
1
www.pericom.com
P-0.1
04/29/11
的PCIe 2.0时钟发生器， 2 HCSL输出
引脚说明
引脚号引脚名
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
S0
S1
SS0
X1/CLK
X2
OE
GNDX
SS1
IREF
CLK1
CLK1
VDDA
GNDA
CLK0
CLK0
VDDX
PI6C557-03A
I / O类型
输入
输入
输入
输入
产量
输入
动力
输入
产量
产量
产量
动力
动力
产量
产量
动力
描述
选择引脚0 （内部上拉电阻） 。见表1 。
选择引脚1 （内部上拉电阻） 。见表1 。
传播选择引脚0 （内部上拉电阻） 。见表2 。
晶振或时钟输入。连接到一个25MHz晶体或单端时钟。
水晶连接。悬空的时钟输入。
输出使能。内部上拉电阻。
水晶接地引脚。
传播选择引脚1 （内部上拉电阻） 。见表2 。
精密电阻器连接到这个引脚被连接到内部参考电流。
HCSL恭维时钟输出
HCSL时钟输出
连接至+ 3.3V电源。
输出和模拟电路的地。
HCSL恭维时钟输出
HCSL时钟输出
连接至+ 3.3V电源。
表1 ：输出选择表
S1
0
0
1
1
S0
0
1
0
1
CLK （兆赫）
25
100
125
200
表2 ：传播选型表
SS1
0
0
1
1
SS0
0
1
0
1
传播
没有传播
下跌-0.5
下跌-0.75
没有传播
所有商标均为其各自所有者的财产。
11-0061
2
www.pericom.com
P-0.1
04/29/11
的PCIe 2.0时钟发生器， 2 HCSL输出
应用信息
去耦电容
0.01μF的去耦电容应连接之间
每个V
DD
销和接地平面，并置于尽可能靠近
V
DD
销越好。
水晶
使用25MHz的基本模式并行谐振晶体
比整个温度误差小于300PPM 。
水晶电容器
C
L
=以pF晶体的负载电容
水晶电容（PF ） = （C
L
- 8) *2
例如，对于具有16pF的负载上限的晶体，外部EF -
fective水晶帽将是16 pF的。 （ 16-8 ） * 2 = 16 。
电流源（ IREF）参考电阻 - R的
R
如果目标板上走线的阻抗为50Ω ，
那么R
R
= 475Ω提供2.32毫安IREF 。输出电流
租金（我
OH
）是6 * IREF 。
输出终端
该PI6C557-03A的PCI Express的差分时钟输出
是开源驱动，需要一个外部串联电阻
和电阻器接地。这些电阻值及其允许 -
能位置被详细示出在PCI Express布局
准则部分。
该PI6C557-03A可以为LVDS兼容电压配置
年龄层次。看到LVDS兼容布局指南部分。
R
R
=475
见输出端接
节
IREF = 2.3毫安
6*IREF
PI6C557-03A
输出结构
所有商标均为其各自所有者的财产。
11-0061
3
www.pericom.com
P-0.1
04/29/11
的PCIe 2.0时钟发生器， 2 HCSL输出
PCI Express的布局指南
差分路由共同建议
L1长度，线路非耦合50Ω跟踪。
L2的长度，线路非耦合50Ω跟踪。
L3的长度，线路非耦合的50Ω跟踪。
R
S
R
T
PI6C557-03A
维度或价值
0.5最大
最大0.2
最大0.2
33
49.9
单位
寸
寸
寸
微分路由在单PCB
L4的长度，路线为耦合微带100Ω差分走线。
L4的长度，路线为耦合带状线100Ω差分走线。
维度或价值
2分钟至最多16
1.8分至14.4最大
单位
寸
寸
鉴别路由到一个PCI Express连接器
L4的长度，路线为耦合微带100Ω差分走线。
L4的长度，路线为耦合带状线100Ω差分走线。
维度或价值
0.25分钟，最大14
0.225分，以12.6最高
单位
寸
寸
的PCI Express设备的路由
L1
L1’
R
S
R
S
L2
L2’
R
T
L3’
R
T
L3
L4
L4’
PI6C557-03
产量
时钟
PCI- Express的
加载或
连接器
典型的PCI Express （ HCSL ）波形
800毫伏
0
t
OR
0.52 V
0.175 V
250 PS
400 PS
t
OF
0.52 V
0.175 V
所有商标均为其各自所有者的财产。
11-0061
4
www.pericom.com
P-0.1
04/29/11
QQ：2880707522 复制
