【PI6C410B时钟发生器英特尔PCI- Express服务器芯片组特点14.318 MHz的晶振输】,IC型号PI6C410BVE,PI6C410BVE PDF资料,PI6C410BVE经销商,ic,电子元器件-51电子网

PI6C410B

时钟发生器英特尔

PCI- Express服务器

芯片组

特点

14.318 MHz的晶振输入

可选的100 ， 133 ，166， 200 ， 266 ， 333 ，和400兆赫

CPU输出频率

SMBus的：电源管理控制

扩频技术支持（ -0.5 ％下调价差）

包装（无铅&绿色）：

-56引脚SSOP （ V）

-56引脚TSSOP （A ）

描述

PI6C410B是一个高速，低噪声的时钟发生器设计成

英特尔服务器的PCI - Express芯片组的工作。扩频

基于PLL的时钟发生器降低了EMI辐射和支持

宽的频率范围。

抖动性能

< 85ps周期到周期的CPU时钟抖动

< 350ps周期到周期的48MHz时钟抖动

< 500PS周期到周期PCI时钟抖动

<精度为125ps周期到周期SRC时钟抖动

< 1000PS周期到周期的参考时钟抖动

输出特性

四对差分CPU时钟

SRC时钟的五对

七个PCI时钟

一个48 MHz的USB时钟

两个REF时钟

SKEW性能

< 100ps的输出至输出的CPU时钟偏差

< 500ps的输出至输出PCI时钟偏移

< 250PS的输出，以输出SRC时钟偏差

框图

XT AL_IN

XT AL_OUT

XT AL

OSC

PLL 1

SDA

SCL

FS_A

FS_B / TEST_MODE

FS_C / TEST_SEL

VTT_PWRGD ＃

/ PWRDWN

IREF

控制

SM总线

逻辑

DIV

PLL 2

USB_48

引脚配置

VDD_PCI

VSS_PCI

PCI_0

PCI_1

PCI_2

PCI_3

VSS_PCI

VDD_PCI

PCIF_0

PCIF_1

PCIF_2

VDD_48

USB_48

VSS_48

VDD_SRC

SRC_0

SRC_0#

SRC_1#

SRC_1

VSS_SRC

SRC_2

SRC_2#

SRC_3#

SRC_3

VDD_SRC

SRC_4

SRC_4#

VDD_SRC

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

56

55

54

53

52

51

50

49

48

47

46

45

44

43

42

41

40

39

38

37

36

35

34

33

32

31

30

29

文献[ 0 ： 1 ]

PCI [0：3 ]

PCIF [0： 2]

DIV

SRC [0： 4]

SRC [0： 4 ]＃

CPU [0：3 ]

CPU [0：3 ]＃

DIV

FS_C / TEST_SEL

REF_0

REF_1

VDD_REF

XTAL_IN½

XTAL_OUT

VSS_REF

FS_B / TEST_MODE

FS_A

VDD_CPU

CPU_0

CPU_0#

VDD_CPU

CPU_1

CPU_1#

VSS_CPU

CPU_2

CPU_2#

VDD_CPU

CPU_3

CPU_3#

VDD_A

VSS_A

IREF

NC

VTT_PWRGD ＃ / PWRDWN

SDA

SCL

1

PS8811A

02/01/06

PI6C410B

时钟发生器为Intel PCI -Express的服务器芯片组

引脚说明

引脚名称

文献[ 0 ： 1 ]

XTAL_IN

XTAL_OUT

CPU [0：3 ] &的CPU [0：3 ]＃

SRC [0： 4] & SRC [0： 4 ]＃

PCIF [0： 2]

PCI [0：3 ]

USB_48

FS_A

FS_B / TEST_MODE

FS_C / TEST_SEL

IREF

VTT_PWRGD ＃ /

PWRDWN

SDA

SCL

V

DD_PCI

V

DD_48

V

DD_SRC

V

DD_CPU

V

DD_REF

V

SS_PCI

V

SS_48

V

SS_SRC

V

SS- CPU

V

SS_REF

V

DD_A

V

SS_A

TYPE

产量

输入

产量

输入

I / O

输入

动力

地

动力

地

针无

54, 55

52

51

36, 37; 39, 40; 42,

43; 45, 46

16, 17; 18, 19; 21, 22;

23, 24; 26, 27

9, 10, 11

3, 4, 5, 6

13

48

49

56

33

31

30

29

1, 8

12

15, 25, 28

38, 44, 47

53

2, 7

14

20

41

50

35

34

说明

3.3V 14.31818 MHz的输出

14.31818 MHz晶振输入

14.31818 MHz晶振输出

差分CPU输出

差分串行参考时钟输出

33 MHz的时钟输出（自由运行）

33 MHz的时钟输出

48 MHz的时钟输出

3.3V LVTTL输入， CPU频率选择

3.3V LVTTL输入， CPU频率选择/测试模式

选择： 0 =高阻， 1 =编号/ N

3.3V LVTTL输入， CPU频率选择/测试模式

如果选择拉至3.3V时， VTT_PWRGD ＃为低电平

内部电流基准外部电阻连接

3.3V的LVTTL电平敏感频闪用于确定锁存

FS_A ， FS_B / TEST_MODE和FS_C / TEST_SEL输入（主动

低） / 3.3V LVTTL高电平有效输入功率下运行。

SMBus兼容SDATA

SMBus兼容SCLOCK

对于3.3V输出电源

接地输出

3.3V电源的PLL

地面PLL

2

PS8811A

02/01/06

PI6C410B

时钟发生器为Intel PCI -Express的服务器芯片组

的功能

频率选择

FS_C

1

0

1

FS_B

0

1

0

1

FS_A

1

0

1

中央处理器

100兆赫

133兆赫

166兆赫

200兆赫

266兆赫

333兆赫

400兆赫

SRC

100兆赫

PCIF / PCI

33兆赫

REF

14.318兆赫

USB_48

48兆赫

记

1

注意事项：

1.参考直流电气特性FS_A ， FS_B和FS_C （ Vih_FS ， Vil_FS ）阈值水平

测试模式选择

TEST_MODE

1

0

注意事项：

2.

将发生的测试模式，其中字节6 = 1，或FS_C / TEST_SEL的SMBus的第6位被设置为逻辑高电平。

中央处理器

REF / N

高阻

SRC

REF / N

高阻

PCIF / PCI

REF / N

高阻

REF

高阻

USB_48

REF / N

高阻

记

2

PWRDWN功能

PWRDWN

0

1

中央处理器

正常

IREF × 2

FL燕麦

中央处理器＃

正常

FL燕麦

SRC

正常

IREF × 2

FL燕麦

SRC ＃

正常

FL燕麦

PCIF / PCI

33兆赫

低

REF

14.318兆赫

低

USB_48

48兆赫

低

3

PS8811A

02/01/06

PI6C410B

时钟发生器为Intel PCI -Express的服务器芯片组

串行数据接口（ SMBus的）

PI6C410B是奴隶，支持使用单个7位AD-索引块读取和索引块写入协议仅SMBus设备

打扮和读/写位，如下图所示。

地址分配

A6

1

A5

1

A4

0

A3

1

A2

0

A1

0

A0

1

读/写

0/1

数据协议

1位

开始

位

7位

SLAVE

ADDR

1

读/写

1

确认

8位

注册

OFFSET

1

确认

8位

字节

COUNT = N

1

确认

8位

数据字节

0

1

确认

…

8位

数据字节

N-1

1

确认

1位

停止位

注意：

1.注册偏移指示起始寄存器用于索引块写入和索引块的读取。字节计数写入模式不能为0 。

数据字节0 ：控制寄存器

位

0

1

2

3

4

5

6

7

说明

SRC_0输出使能

1 =启用， 0 =禁用（高阻）

SRC_1输出使能

1 =启用， 0 =禁用（高阻）

SRC_2输出使能

1 =启用， 0 =禁用（高阻）

SRC_3输出使能

1 =启用， 0 =禁用（高阻）

SRC_4输出使能

1 =启用， 0 =禁用（高阻）

TYPE

RW

上电

条件

1 =启用

产出受影响

SRC_0

SRC_1

SRC_2

SRC_3

SRC_4

针

17, 18

19, 20

22, 23

24, 25

26, 27

源极引脚

NA

4

PS8811A

02/01/06

PI6C410B

时钟发生器为Intel PCI -Express的服务器芯片组

数据字节1 ：控制寄存器

位

说明

TYPE

上电

条件

产出受影响

针

3, 4, 5, 6, 9, 10,

11, 16, 17, 18, 19,

21, 22, 23, 24, 26,

27, 36, 37, 39, 40,

42, 43, 45, 46

45, 46

42, 43

源极引脚

0

扩频

1 =开， 0 =关

CPU_0输出使能

1 =启用， 0 =禁用（高阻）

CPU_1输出使能

1 =启用， 0 =禁用（高阻）

CPU_2输出使能

1 =启用， 0 =禁用（高阻）

CPU_3输出使能

1 =启用， 0 =禁用（高阻）

REF0输出使能

1 =启用， 0 =禁用

REF1输出使能

1 =启用， 0 =禁用

RW

0 =传播关

CPU [0：3 ] ， SRC [0： 4]

PCI [0：3 ] ， PCIF [0： 2]

NA

1

2

3

4

5

6

7

RW

1 =启用

CPU_0 ， CPU_0 ＃

CPU_1 ， CPU_1 ＃

NA

1 =启用

CPU_2 ， CPU_2 ＃

CPU_3 ， CPU_3 ＃

REF_0

REF_1

39, 40

36, 37

55

54

NA

数据字节2 ：控制寄存器

位

0

1

2

3

4

5

6

7

说明

USB_48输出使能

1 =启用， 0 =禁用

PCIF_0输出使能

1 =启用， 0 =禁用

PCIF_1输出使能

1 =启用， 0 =禁用

PCIF_2输出使能

1 =启用， 0 =禁用

PCI_0输出使能

1 =启用， 0 =禁用

PCI_1输出使能

1 =启用， 0 =禁用

PCI _2输出使能

1 =启用， 0 =禁用

PCI _3输出使能

1 =启用， 0 =禁用

TYPE

RW

上电

条件

1 =启用

产出受影响

USB_48

PCIF_0

PCIF_1

PCIF_2

PCI_0

PCI_1

PCI_2

PCI_3

针

13

9

10

11

3

4

5

6

源极引脚

NA

5

PS8811A

02/01/06

PI6C410B

时钟发生器英特尔

PCI- Express服务器

芯片组

特点

14.318 MHz的晶振输入

可选的100 ， 133 ，166， 200 ， 266 ， 333 ，和400兆赫

CPU输出频率

SMBus的：电源管理控制

扩频技术支持（ -0.5 ％下调价差）

包装（无铅&绿色）：

-56引脚SSOP （ V）

-56引脚TSSOP （A ）

描述

PI6C410B是一个高速，低噪声的时钟发生器设计成

英特尔服务器的PCI - Express芯片组的工作。扩频

基于PLL的时钟发生器降低了EMI辐射和支持

宽的频率范围。

抖动性能

< 85ps周期到周期的CPU时钟抖动

< 350ps周期到周期的48MHz时钟抖动

< 500PS周期到周期PCI时钟抖动

<精度为125ps周期到周期SRC时钟抖动

< 1000PS周期到周期的参考时钟抖动

输出特性

四对差分CPU时钟

SRC时钟的五对

七个PCI时钟

一个48 MHz的USB时钟

两个REF时钟

SKEW性能

< 100ps的输出至输出的CPU时钟偏差

< 500ps的输出至输出PCI时钟偏移

< 250PS的输出，以输出SRC时钟偏差

框图

XT AL_IN

XT AL_OUT

XT AL

OSC

PLL 1

SDA

SCL

FS_A

FS_B / TEST_MODE

FS_C / TEST_SEL

VTT_PWRGD ＃

/ PWRDWN

IREF

控制

SM总线

逻辑

DIV

PLL 2

USB_48

引脚配置

VDD_PCI

VSS_PCI

PCI_0

PCI_1

PCI_2

PCI_3

VSS_PCI

VDD_PCI

PCIF_0

PCIF_1

PCIF_2

VDD_48

USB_48

VSS_48

VDD_SRC

SRC_0

SRC_0#

SRC_1#

SRC_1

VSS_SRC

SRC_2

SRC_2#

SRC_3#

SRC_3

VDD_SRC

SRC_4

SRC_4#

VDD_SRC

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

56

55

54

53

52

51

50

49

48

47

46

45

44

43

42

41

40

39

38

37

36

35

34

33

32

31

30

29

文献[ 0 ： 1 ]

PCI [0：3 ]

PCIF [0： 2]

DIV

SRC [0： 4]

SRC [0： 4 ]＃

CPU [0：3 ]

CPU [0：3 ]＃

DIV

FS_C / TEST_SEL

REF_0

REF_1

VDD_REF

XTAL_IN½

XTAL_OUT

VSS_REF

FS_B / TEST_MODE

FS_A

VDD_CPU

CPU_0

CPU_0#

VDD_CPU

CPU_1

CPU_1#

VSS_CPU

CPU_2

CPU_2#

VDD_CPU

CPU_3

CPU_3#

VDD_A

VSS_A

IREF

NC

VTT_PWRGD ＃ / PWRDWN

SDA

SCL

1

PS8811A

02/01/06

PI6C410B

时钟发生器为Intel PCI -Express的服务器芯片组

引脚说明

引脚名称

文献[ 0 ： 1 ]

XTAL_IN

XTAL_OUT

CPU [0：3 ] &的CPU [0：3 ]＃

SRC [0： 4] & SRC [0： 4 ]＃

PCIF [0： 2]

PCI [0：3 ]

USB_48

FS_A

FS_B / TEST_MODE

FS_C / TEST_SEL

IREF

VTT_PWRGD ＃ /

PWRDWN

SDA

SCL

V

DD_PCI

V

DD_48

V

DD_SRC

V

DD_CPU

V

DD_REF

V

SS_PCI

V

SS_48

V

SS_SRC

V

SS- CPU

V

SS_REF

V

DD_A

V

SS_A

TYPE

产量

输入

产量

输入

I / O

输入

动力

地

动力

地

针无

54, 55

52

51

36, 37; 39, 40; 42,

43; 45, 46

16, 17; 18, 19; 21, 22;

23, 24; 26, 27

9, 10, 11

3, 4, 5, 6

13

48

49

56

33

31

30

29

1, 8

12

15, 25, 28

38, 44, 47

53

2, 7

14

20

41

50

35

34

说明

3.3V 14.31818 MHz的输出

14.31818 MHz晶振输入

14.31818 MHz晶振输出

差分CPU输出

差分串行参考时钟输出

33 MHz的时钟输出（自由运行）

33 MHz的时钟输出

48 MHz的时钟输出

3.3V LVTTL输入， CPU频率选择

3.3V LVTTL输入， CPU频率选择/测试模式

选择： 0 =高阻， 1 =编号/ N

3.3V LVTTL输入， CPU频率选择/测试模式

如果选择拉至3.3V时， VTT_PWRGD ＃为低电平

内部电流基准外部电阻连接

3.3V的LVTTL电平敏感频闪用于确定锁存

FS_A ， FS_B / TEST_MODE和FS_C / TEST_SEL输入（主动

低） / 3.3V LVTTL高电平有效输入功率下运行。

SMBus兼容SDATA

SMBus兼容SCLOCK

对于3.3V输出电源

接地输出

3.3V电源的PLL

地面PLL

2

PS8811A

02/01/06

PI6C410B

时钟发生器为Intel PCI -Express的服务器芯片组

的功能

频率选择

FS_C

1

0

1

FS_B

0

1

0

1

FS_A

1

0

1

中央处理器

100兆赫

133兆赫

166兆赫

200兆赫

266兆赫

333兆赫

400兆赫

SRC

100兆赫

PCIF / PCI

33兆赫

REF

14.318兆赫

USB_48

48兆赫

记

1

注意事项：

1.参考直流电气特性FS_A ， FS_B和FS_C （ Vih_FS ， Vil_FS ）阈值水平

测试模式选择

TEST_MODE

1

0

注意事项：

2.

将发生的测试模式，其中字节6 = 1，或FS_C / TEST_SEL的SMBus的第6位被设置为逻辑高电平。

中央处理器

REF / N

高阻

SRC

REF / N

高阻

PCIF / PCI

REF / N

高阻

REF

高阻

USB_48

REF / N

高阻

记

2

PWRDWN功能

PWRDWN

0

1

中央处理器

正常

IREF × 2

FL燕麦

中央处理器＃

正常

FL燕麦

SRC

正常

IREF × 2

FL燕麦

SRC ＃

正常

FL燕麦

PCIF / PCI

33兆赫

低

REF

14.318兆赫

低

USB_48

48兆赫

低

3

PS8811A

02/01/06

PI6C410B

时钟发生器为Intel PCI -Express的服务器芯片组

串行数据接口（ SMBus的）

PI6C410B是奴隶，支持使用单个7位AD-索引块读取和索引块写入协议仅SMBus设备

打扮和读/写位，如下图所示。

地址分配

A6

1

A5

1

A4

0

A3

1

A2

0

A1

0

A0

1

读/写

0/1

数据协议

1位

开始

位

7位

SLAVE

ADDR

1

读/写

1

确认

8位

注册

OFFSET

1

确认

8位

字节

COUNT = N

1

确认

8位

数据字节

0

1

确认

…

8位

数据字节

N-1

1

确认

1位

停止位

注意：

1.注册偏移指示起始寄存器用于索引块写入和索引块的读取。字节计数写入模式不能为0 。

数据字节0 ：控制寄存器

位

0

1

2

3

4

5

6

7

说明

SRC_0输出使能

1 =启用， 0 =禁用（高阻）

SRC_1输出使能

1 =启用， 0 =禁用（高阻）

SRC_2输出使能

1 =启用， 0 =禁用（高阻）

SRC_3输出使能

1 =启用， 0 =禁用（高阻）

SRC_4输出使能

1 =启用， 0 =禁用（高阻）

TYPE

RW

上电

条件

1 =启用

产出受影响

SRC_0

SRC_1

SRC_2

SRC_3

SRC_4

针

17, 18

19, 20

22, 23

24, 25

26, 27

源极引脚

NA

4

PS8811A

02/01/06

PI6C410B

时钟发生器为Intel PCI -Express的服务器芯片组

数据字节1 ：控制寄存器

位

说明

TYPE

上电

条件

产出受影响

针

3, 4, 5, 6, 9, 10,

11, 16, 17, 18, 19,

21, 22, 23, 24, 26,

27, 36, 37, 39, 40,

42, 43, 45, 46

45, 46

42, 43

源极引脚

0

扩频

1 =开， 0 =关

CPU_0输出使能

1 =启用， 0 =禁用（高阻）

CPU_1输出使能

1 =启用， 0 =禁用（高阻）

CPU_2输出使能

1 =启用， 0 =禁用（高阻）

CPU_3输出使能

1 =启用， 0 =禁用（高阻）

REF0输出使能

1 =启用， 0 =禁用

REF1输出使能

1 =启用， 0 =禁用

RW

0 =传播关

CPU [0：3 ] ， SRC [0： 4]

PCI [0：3 ] ， PCIF [0： 2]

NA

1

2

3

4

5

6

7

RW

1 =启用

CPU_0 ， CPU_0 ＃

CPU_1 ， CPU_1 ＃

NA

1 =启用

CPU_2 ， CPU_2 ＃

CPU_3 ， CPU_3 ＃

REF_0

REF_1

39, 40

36, 37

55

54

NA

数据字节2 ：控制寄存器

位

0

1

2

3

4

5

6

7

说明

USB_48输出使能

1 =启用， 0 =禁用

PCIF_0输出使能

1 =启用， 0 =禁用

PCIF_1输出使能

1 =启用， 0 =禁用

PCIF_2输出使能

1 =启用， 0 =禁用

PCI_0输出使能

1 =启用， 0 =禁用

PCI_1输出使能

1 =启用， 0 =禁用

PCI _2输出使能

1 =启用， 0 =禁用

PCI _3输出使能

1 =启用， 0 =禁用

TYPE

RW

上电

条件

1 =启用

产出受影响

USB_48

PCIF_0

PCIF_1

PCIF_2

PCI_0

PCI_1

PCI_2

PCI_3

针

13

9

10

11

3

4

5

6

源极引脚

NA

5

PS8811A

02/01/06