V
CCQ
3Q0
FS
REF
GND
TEST
2F1
V
CCN
V
CCN
2Q1
2Q0
3Q1
3Q0
FB
本站由ICminer.com电子图书馆服务版权所有2003
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
PI6C3Q991 , PI6C3Q993
3.3V的可编程偏移PLL时钟驱动器
描述
SuperClock
TM
特点
PI6C3Q99X系列提供以下产品:
PI6C3Q991 : 32引脚PLCC版本
PI6C3Q993 : 28引脚QSOP封装版本
??输入为5V的I / O容错
4双可编程输出歪斜
低偏斜: 200ps的同一对, 250PS所有输出
可选择上升沿或下降沿同步:
优秀的DSP应用
同步输出使能
??输出频率: 3.75 MHz到85 MHz的
2倍,4倍, 1/2, 1/4输出
3歪斜等级:
3电平输入歪斜和PLL的控制范围
PLL旁路DC测试
外部反馈,内部环路滤波器
12毫安平衡驱动输出
低抖动: < 200ps的峰 - 峰值
工业级温度范围
??引脚对引脚与IDT QS5V991和QS5V993兼容
提供32引脚PLCC和28引脚QSOP
该PI6C3Q99X家庭是一个高扇出3.3V基于PLL的时钟驱动器
适用于高性能计算和数据通信
系统蒸发散的应用程序。可编程偏移的一个重要特点是
输出能力,超前或滞后的REF输入信号。该PI6C3Q991
在4银行2 8个可编程输出歪斜,而
PI6C3Q993具有6个可编程偏移输出和2个零偏移
输出。歪斜是由3电平的输入信号可以是硬件控制
连接到适当的高中低的水平。
当GND / SOE引脚保持低电平时,所有的输出同步的
nously启用。但是,如果GND /国有企业保持高电平,所有输出
除了3Q0和3Q1被同步停用。此外,当
在V
CCQ
/ PE保持高电平时,所有的输出都与同步
在参考时钟输入的上升沿。当V
CCQ
/ PE保持低电平,
所有的输出都与REF的负边沿同步。两
器件具有为12mA平衡驱动输出LVTTL输出。
销刀豆网络gurations
PI6C3Q991
REF
V
CCQ
2F0
GND / SOE
1F1
1F0
V
CCN
1Q0
1Q1
GND
GND
PI6C3Q993
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
GND
TEST
2F1
2F0
GND / SOE
1F1
1F0
V
CCN
1Q0
1Q1
GND
GND
2Q0
2Q1
4
3F1
4F0
4F1
V
CCQ
/ PE
V
CCN
4Q1
4Q0
GND
GND
5
6
7
8
9
10
11
12
13
14
1 32 31 30
29
28
27
26
32-Pin
25
J
24
23
22
21
15 16 17 18 19 20
3 2
FS
3F0
3F1
V
CCQ
/ PE
V
CCN
4Q1
4Q0
GND
3Q1
3Q0
V
CCN
FB
28-pin
Q
1
PS8449
06/15/00
本站由ICminer.com电子图书馆服务版权所有2003
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
PI6C3Q991 , PI6CQ3993
3.3V的可编程偏移PLL时钟驱动器
SuperClock ?
逻辑框图
PI6C3Q991
GND / SOE
SKEW
SELECT
3
V
CCQ
/ PE
SKEW
SELECT
REF
FB
3
FS
SKEW
SELECT
3
3
4F1:0
3
PLL
SKEW
SELECT
3
3
3F1:0
4Q0
4Q1
3
2F1:0
3Q0
3Q1
3
1F1:0
2Q0
2Q1
REF
FB
3
FS
PLL
SKEW
SELECT
3
3
3F1:0
4Q0
4Q1
1Q0
1Q1
V
CCQ
/ PE
SKEW
SELECT
3
3
2F1:0
3Q0
3Q1
PI6C3Q993
GND / SOE
SKEW
SELECT
3
3
1F1:0
2Q0
2Q1
1Q0
1Q1
引脚说明
引脚名称
REF
FB
TEST
(1)
TYPE
IN
IN
IN
参考时钟输入
反馈输入
在中频和高频,禁用PLL (除附注1条件) 。 REF去所有输出。歪斜的选择
(见表3)仍然有效。设置LO W代表正常运行。
同步安输出使能。高电平时,停止时钟输出(除3Q 0和3Q 1 )在LO W态 - 3Q 0
或3Q 1可以被用作反馈信号,以保持相位锁定。当测试保持在中间层和
GND / SO E为高电平时, nF的[ 1 : 0 ]引脚作为输出禁用个别银行控件时nF的[ 1 : 0 ] = 11 。
设置GND /使发LO W代表正常运行。
可选择上升沿或下降沿的控制。当LO W /高电平的输出与同步
基准时钟的负/正边沿。
3-电平输入,用于选择1 9歪斜水龙头或频率范围。
选择基于预期的频率范围内适当的振荡电路。见表2
2个输出,具有可编程偏移4个输出银行。 0:N的PI6C3Q 993 4Q 1 :0是固定的零偏移输出。
电源,输出缓冲器
电源为锁相环和其它内部电路
地
功能电子旗下cription
GND /使发
(1)
IN
V
CCQ
/ PE
nF的[1 :0]的
FS
NQ [1 :0]的
V
CCN
V
CCQ
GND
IN
IN
IN
UT
PWR
PWR
PWR
注意:
1.当TEST = MID和GND / SOE = HIGH , PLL仍然活跃nF的[ 1 : 0 ] = LL用作输出禁用控制
个别银行的输出。歪斜的选择(见表3)继续有效,除非nF的[ 1 : 0 ] = 11 。
2
PS8449
06/15/00
本站由ICminer.com电子图书馆服务版权所有2003
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
PI6C3Q991 , PI6C3Q993
3.3V的可编程偏移PLL时钟驱动器
SuperClock ?
可编程SKEW
输出偏移相对于REF的输入是可调节的,以compen-
沙爹的PCB迹线延迟,背板传输延迟或
适应之间的特殊关系,时序要求
主频组件。歪斜是可选择为一个时间单位的整数倍
t
U
这是一个纳秒的数量级(见表2)。有9个
可为每个输出对歪斜的配置。这些组态
口粮choosen由NF1 : 0控制引脚。为了最小化
的控制引脚, 3电平输入( HIGH-MID -LOW )是数
使用时,它们被用于但不限于硬线连接。无驱动
3电平输入默认的MID水平。其中,可编程偏移
是不是一个要求,控制销可处于打开状态的零歪斜
默认设置。在斜选型表(表3)显示了如何
0控制引脚:通过使用NF1选择特定的歪斜水龙头。
外部反馈
通过提供外部反馈,在PI6C3Q99x系列为用户提供了
关于灵活地倾斜调整。 FB的信号进行比较
与在相位检测器中,为了驱动所述输入REF信号
VCO。相位差异导致PLL的VCO的向上调整
或相应向下。内部环路滤波器的温和派
响应所述VCO的相位检测器的。环路滤波器传递
功能已被选定,以提供最小的抖动(或频率
变化) ,同时还提供输入准确的答复频
昆西变化。
表2. PLL可编程偏移范围和分辨率表
FS = LOW
计时单元的计算(T
U
)
VCO频率范围(F
喃
)
(1,2)
倾斜调整范围
(3)
马克斯。
调整
实施例1,F
喃
= 15 MHz的
实施例2 ,女
喃
= 25 MHz的
实施例3 ,女
喃
= 30 MHz的
实施例4 ,女
喃
= 40 MHz的
实施例5 ,女
喃
= 50 MHz的
实施例6 ,女
喃
= 80 MHz的
1/(44xF
喃
)
15至35兆赫
±9.09ns
±49°
±14%
t
U
= 1.52ns
t
U
= 0.91ns
t
U
= 0.76ns
t
U
= 1.54ns
t
U
= 1.28ns
t
U
= 0.96ns
t
U
= 0.77ns
t
U
= 1.56ns
t
U
= 1.25ns
t
U
= 0.78ns
FS = M ID
1/(26xF
喃
)
±9.23ns
±83°
±23%
FS = HIGH
1/(16xF
喃
)
±9.38ns
±135°
±37%
COMME NTS
25至60兆赫4085兆赫
NS相度
%的周期时间
注意事项:
1.该装置可外部操作推荐的频率范围,而不损害,但功能性操作是不
保证。选择基于输入频率范围相应的FS值允许PLL在??甜蜜的操作
现货?其中,抖动是最低的。
2.待上的FS设定的电平由VCO和时间单位发电机的额定工作频率确定的。该
VCO频率总是出现在1Q1 :0, 2Q1 :0,并且当它们在它们的未分割的方式被操作的高输出。
当连接至FB的输出是出现在REF和FB输入的频率将是相同的压控振荡器
一心一意。的REF和FB的输入的频率的1/2或1/4的VCO频率被配置的一部分,当
为一个倍频通过使用分频输出作为FB输入。
3.斜度调整范围假定零歪斜输出用于反馈。如果偏斜Q输出被用于反馈
然后调整范围会更大。例如,如果一个4吨
U
歪斜输出用于反馈,其他所有输出将
倾斜? 4吨
U
除了任何歪斜值被编程的那些输出。 ??最大的调整?范围适用于
输出对图3和4 ,其中± 6吨
U
偏斜调整是可能的,并且在最小F值
喃
值。
3
PS8449
06/15/00
本站由ICminer.com电子图书馆服务版权所有2003
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
PI6C3Q991 , PI6CQ3993
3.3V的可编程偏移PLL时钟驱动器
SuperClock ?
表3.斜选型表的输出对
NF1 : 0
LL
(2)
LM
LH
ML
MM
MH
HL
HM
HH
SKE瓦特(对#1,# 2)
4t
U
3t
U
2t
U
1t
U
零点偏移
+1t
U
+2t
U
+3t
U
+4t
U
SKE W(对# 3 )
除以2
6t
U
4t
U
2t
U
零点偏移
+2t
U
+4t
U
+6t
U
除以4
SKE W(对# 4 )
(1)
除以2
6t
U
4t
U
2t
U
零点偏移
+2t
U
+4t
U
+6t
U
倒
(3)
注意事项:
关于对# 4 1.可编程歪斜是不适用的
PI6C993.
2. LL禁止输出,如果TEST = MID和GND / SOE = HIGH 。
3.当对# 4被设置为HH (反转) , GND / SOE禁止对
# 4高当V
CCQ
/ PE = HIGH , GND / SOE禁止对
# 4低时, V
CCQ
/ PE = LOW
表4.绝对最大额定值
电源电压对地.............................................. .......... ?? 0.5V至7.0V
直流输入电压V
I ....................................................................
-0.5V到V
CC
+ 0.5V
在TA最大功率耗散= 85 ° C, PLCC ......................... 0.80瓦特
QSOP ....................... 0.66瓦特
TSTG存储温度............................................... ..... ?? 65 ℃ 150℃
超出上述上市
绝对最大额定值
可能对器件造成永久性损坏。这些评级
只和功能的操作压力规格
器件在这些或以上所列的任何其他条件
规范的业务部门是不是暗示。
暴露在绝对最大额定值条件为前
往往还会影响产品的可靠性。
表5.推荐工作范围
符号
电子旗下cription
PI6C3Q99X
PI6C3Q99X-5
(梧桐试行)
M英寸
V
CC
T
A
电源
电压
环境操作摄像
温度
3.0
40
M AX 。
3.6
85
PI6C399X-2
(的Comme rcial )
M英寸
3.0
0
M AX 。
3.6
70
V
°C
单位
4
PS8449
06/15/00
本站由ICminer.com电子图书馆服务版权所有2003
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
PI6C3Q991 , PI6C3Q993
3.3V的可编程偏移PLL时钟驱动器
SuperClock ?
表6.直流特性在整个工作范围
符号
V
IH
V
IL
V
IHH
V
IMM
V
生病
I
IN
I
3
I
PU
I
PD
V
OH
V
OL
帕拉梅德
输入高电压
输入低电压
输入高
电压
(1)
特S T条件
确保逻辑高电平
( REF , FB输入专用)
保证逻辑低电平
( REF , FB输入专用)
3-平输入,只有
3-平输入,只有
3-平输入,只有
V
IN
= V
CC
或GND ,
V
CC
=最大。
高层
半山
低层
V
CC
0.6
V
CC
/2 0.3
V
CC
/2 +0.3
0.6
5
200
50
200
100
100
2.2
0.55
V
M英寸
2.0
0.8
V
M AX 。
单位
输入端电压
(1)
输入低电压
(1)
输入漏电流
( REF , FB输入专用)
V
IN
= V
CC
3-级输入直流电流
V
IN
= V
CC
/2
( TEST , FS , NF1 : 0 )
V
IN
= GND
输入上拉电流
(V
CCQ
/ PE )
输入下拉电流
( GND / SOE)
输出高电压
输出低电压
A
V
CC
=最大,V
IN
= GND
V
CC
=最大,V
IN
= V
CC
V
CC
=最小值,我
OH =
12mA
V
CC
=最小值,我
OL =
12mA
注意:
1.这些输入通常连接到V
CC
, GND或悬空。内部终端电阻偏置未连接的输入
到V
CC
/ 2 。如果这些输入被切换时,输出的功能和定时可以glitched ,并且PLL可能需要
额外吨
LOCK
之前的所有数据表的限制时间得以实现。
表7.电源特性
符号
I
CCQ
I
CC
I
CCD
I
C
I
C
I
C
帕拉梅德
静态电源电流
每输入高功率电源电流
(1)
总电源电流
(1)
总电源电流
(1)
总电源电流
(1)
特S T条件
V
CC
=最大值, TEST =中。 , REF =低,
GND / SOE =低电平时,所有输出卸载
V
CC
=最大,V
IN
= 3.0V
V
CC
= 3.3V ,女
REF
= 20兆赫,C
L
= 160pF
(2)
V
CC
= 3.3V ,女
REF
= 33兆赫,C
L
= 160pF
(2)
V
CC
= 3.3V ,女
REF
= 66兆赫,C
L
= 160pF
(2)
典型值。
8.0
1.0
55
29
42
76
mA
M AX 。
15
30
90
单位
mA
A
μA / MHz的
每个输出动态电源电流
(1)
V
CC
=最大值,C
L
= 0pF
注意事项:
1.保证通过鉴定,但未经生产测试。
2.对于8路输出的每个加载20pF的。
5
PS8449
06/15/00