PI6C2973

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

低电压PLL时钟驱动器

特点

完全集成的PLL

输出频率高达125 MHz

兼容PowerPC和奔腾微处理器

3.3V V

CC

+ 100ps的典型周期到周期抖动

包装：

-52引脚LQFP

可以通过脉冲之前的低一个时钟沿来实现

的QA和QC输出重合边缘。同步输出会

表明，当重合升起上述关系的缘

会发生船。上电复位，确保适当的编程

明如果频率选择引脚设置为开机。如果

fselFB2引脚保持高时，它可能需要经过施加复位

电，以确保Q FB个输出之间的同步

而其它输出。内部上电复位设计

提供这种功能，但与电条件是

依赖性的，它是难以保证。的所有其它条件

FSEL引脚将PLL时自动锁定同步采集

化。

该PI6C2973提供了一个非常灵活的输出使能/禁用计划。

注意，所有的对PI6C2973控制输入具有内部

上拉电阻。

该PI6C2973是完全3.3V兼容，无需外部

环路滤波器组件。所有的输入接受LVCMOS / LVTTL

兼容水平，同时输出提供LVCMOS电平与

的能力以驱动50欧姆的传输线。对于系列

终止线各PI6C2973输出可驱动两个50欧姆

在平行线从而有效地增加一倍的扇出

装置。

描述

该PI6C2973是3.3V兼容，基于PLL的时钟驱动器

针对高性能CISC和RISC处理器的设备

基础的系统。凭借高达125 MHz的输出频率和

550ps的PI6C2973的时滞，非常适合于大多数同步的

理性的系统。这些器件提供12低偏移输出加一个

反馈和为增加灵活性和易用性同步输出

系统实施。

该PI6C2973频率特性进行了广泛的编程水平

在12输出以及输入与输出之间mability

关系。使用选择线的输出频率比

1 ：1,2 ：1,3 ：1,3 ：2,4 ：1,4 ：3,5 ： 1,5 ： 2,5 ： 3,6： 1和6： 5的输出之间

引脚配置 - PI6C2973

fselFB0

Ext_FB

GNDO

GNDO

VCCO

VCCO

GND0

VCCI

QFB

Qb0

Qb1

Qb2

Qb3

fselb1

fselb0

fsela1

fsela0

Qa3

VCCO

Qa2

GNDO

Qa1

VCCO

Qa0

GND0

VCO_SEL

39 38 37 36 35 34 33 32 31 30 29 28 27

26

40

41

42

43

44

45

46

47

48

49

50

51

52

1

2

3

4

5

6

7

8

25

24

23

22

21

20

19

18

17

16

15

14

9 10 11 12 13

fselFB1

QSYNC

GNDO

Qc0

VCCO

Qc1

fselc0

fselc1

Qc2

VCCO

Qc3

GND0

INV_CLK

GND1

Frz_Data

fselFB2

PLL_EN

REF_SEL

TClk0

MR / OE

Frz_Clk

TCLK_SEL

TClk1

PECL_CLK

PECL_CLK

VCCA

1

PS8685

05/27/03

TCLK0

TCLK1

TCLK_SEL

Ext_FB

0

1

相

探测器

VCO

1

V

V

÷4, ÷6, ÷8, ÷12

÷4, ÷6, ÷8, ÷10

÷2, ÷4, ÷6, ÷8

fsela0 ： 1

fselb0 ： 1

fselc0 ： 1

fselFBO ： 1

2

2

2

2

数据发生器

D

Q

SYNC

FRZ

÷4, ÷6, ÷8, ÷10

同步脉冲

÷2

0

1

D

Q

SYNC

FRZ

V

V

V

V

输出禁用

电路

Frz_Data

INV_CLK

12

2

V

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6C2973

低电压PLL时钟驱动器

框图

PECL_CLK

PECL_CLK

VC0_Sel

PLL_EN

REF_SEL

D

0

Q

SYNC

FRZ

Qa0

Qa1

Qa2

Qa3

LPF

SYNC

FRZ

D

Q

Qb0

Qb1

Qb2

fselFB2

Qb3

MR / OE

POWER- ON

RESET

D

Q

SYNC

FRZ

Qc0

Qc1

Qc2

Qc3

D

Q

QFB

QSYNC

Frz_Clk

PS8685

05/27/03

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6C2973

低电压PLL时钟驱动器

功能表1

FS ê LA1

0

0

1

1

FS ê LA0

0

1

0

1

Qa

÷4

÷6

÷8

÷12

FS ê LB1

0

0

1

1

FS ê LB0

0

1

0

1

Qb

÷4

÷6

÷8

÷ 10

FS ê LC1

0

0

1

1

FS ê LC0

0

1

0

1

Qc

÷2

÷4

÷6

÷8

功能表2

FS ê lFB2

0

0

0

0

1

1

1

1

FS ê LFB1

0

0

1

1

0

0

1

1

FS ê lFB0

0

1

0

1

0

1

0

1

QFB

÷4

÷6

÷8

÷10

÷8

÷ 12

÷ 16

÷ 20

功能表3

控制引脚

VCO_SEL

REF_SEL

TCLK_SEL

PLL_EN

MR / OE

INV_CLK

逻辑“0”

VCO/2

TCLK

TCLK0

旁路PLL

主复位/输出您好，

非倒QC2 ， QC3

逻辑“1”

VCO

PECL

TCLK1

启用PLL

启用输出

倒QC2 ， QC3

3

PS8685

05/27/03

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

时序图

的Qa （12）

的Qa （4）

的Qa （6）

的Qa （6）

的Qa （8）的

qc的（2）

QC（ 6 ）

qc的（2）

QC（ 8 ）

qc的（2）

FVCO

SYNC

SYNC

SYNC

SYNC

SYNC

SYNC

SYNC

Qa

Qa

Qc

Qc

2 ： 1模式

3 ： 1模式

3 ： 2模式

1:6模式

4： 3模式

4 ： 1模式

1 ： 1模式

4

PI6C2973

低电压PLL时钟驱动器

PS8685

05/27/03

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6C2973

低电压PLL时钟驱动器

绝对最大额定值

符号

V

CC

V

I

I

IN

T

STOR

帕拉梅德

电源电压

输入电压

输入电流

储存温度

–40

M英寸

–0.3

–0.3

M A X 。

4.6

V

DD

+0.3

± 20

125

单位

V

V

mA

°C

*绝对最大额定值连续超出其可能会损坏设备的价值。

暴露于这些条件或条件以外的指示可能器件的可靠性产生不利影响。

在绝对最大额定条件下的功能操作不暗示。

直流特性（T

A

= 0℃至70℃ ，V

CC

= 3.3V ± 5%)

(4)

符号

V

IH

V

IL

V

PP

V

CMR

V

OH

V

OL

I

IN

I

CC

I

CCA

C

IN

C

pd

每路输出

注1

I

OH

= 20mA下

(2)

I

OL

= 20mA下

(2)

注3

条件

Characte RIS抽动

输入高电压

输入低电压

峰值与峰值输入电压

PECL_CLK

共模范围

PECL_CLK

输出高电压

输出低电压

输入电流

最大静态电源电流

模拟V

CC

当前

输入电容

功率耗散电容

25

190

15

300

V

CC

–2.0

2.4

0.5

±120

215

20

4

pF

Α

mA

M英寸

2.0

典型值。

M A X 。

3.6

0.8

1000

V

CC

–0.6

V

单位

V

mV

注意事项：

1. V

CMR

从差分输入信号的最正侧的差。获得正常运行时，

“高”输入是V内

CMR

范围和输入在于内伏

PP

特定连接的阳离子。

2. PI6C2973输出可以驱动串联或并联终止的50欧姆（或50欧姆到V

CC

上/ 2 ）输电线路

事发优势。

3.输入有上拉/下拉电阻影响的输入电流。

4.特殊的热处理，可能需要在一些配置。

5

PS8685

05/27/03