【21098765432121098765432109876543210987654321210987】,IC型号PI6C2308A-4WI,PI6C2308A-4WI PDF资料,PI6C2308A-4WI经销商,ic,电子元器件-51电子网

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6C2308A

3.3V零延迟缓冲器

产品特点

10兆赫至140兆赫的工作范围

零输入输出传输延迟，可调

在FBK输入电容负载

多种配置，看??可用PI6C2308A

配置？表

输入到输出的延迟小于150ps的

多个低输出偏斜

- 输出 - 输出偏斜小于200PS

- 设备 - 设备偏斜小于500PS

- 两家银行四路输出，高阻两个选择输入

低抖动小于200ps的

3.3V操作

可在工业温度&commercial

包：

- 节省空间的16引脚， 150密耳SOIC （ W）

- 16引脚TSSOP （L ）

功能说明

提供了四种输出两个银行， PI6C2308A是3.3V零

延迟缓冲器设计分配时钟信号中的应用

包括PC ，工作站，数据通信，电信，以及高性能

系统。四个输出每家银行可以通过选择来控制

如图所示，在选择输入解码表的输入。

该PI6C2308A提供了8份具有150ps的时钟信号

相位误差相比的基准时钟。之间的偏差

对于PI6C2308A输出时钟信号小于200ps的。当有

都在REF输入没有上升沿时， PI6C2308A进入电源

关闭状态。在这种模式下，PLL处于关闭状态，所有输出是高阻态。这

结果，在不到电流消耗的12μA 。在选择输入解码

表显示了当PLL关闭额外的例子。该

PI6C2308A配置表中显示所有可用的设备。

底座部分， PI6C2308A -1，提供的输出时钟同步的

的基准时钟。凭借更快的上升时间和下降时间，该PI6C2308A - 1H

是PI6C2308A -1的高驱动器的版本。根据哪个

输出驱动器的反馈引脚， PI6C2308A - 2提供2倍和1倍

每个输出行时钟信号。该PI6C2308A -3允许用户

以得到在输出端4X和2X频率。该PI6C2308A - 4

提供了所有输出2X时钟信号。 PI6C2308A （ -1，-2 ，-3，-4 ）

允许银行B是高阻时，所有输出时钟不是required.The

PI6C2308A - 6可以让银行B ，从参考时钟切换到一半

参考时钟的使用控制输入S1的频率和

S2如果银行A连接到反馈FBK 。另外，使用的

控制输入端S1和S2 ，所述PI6C2308A - 6允许存储体A到开关

参考时钟，如果从参考时钟2X频率银行

B连接到反馈的FBK 。出于测试目的，选择

输入端直接连接的输入时钟输出。

方框图

÷2

REF

PLL

MUX

FBK

CLKA1

CLKA2

CLKA3

CLKA4

÷2

额外的除法器（ -3 ， -4 ）

S2

S1

选择输入

解码

CLKB1

额外的分频器（ -2，-3 ）

CLKB2

CLKB3

CLKB4

PI6C2308A （-1， -1H ，-2 ，-3，-4 ）

引脚配置PI6C2308A （-1， -1H ，-2，-3 ，-4， -6）

REF

PLL

MUX

FBK

CLKA1

CLKA2

CLKA3

REF

CLKA1

CLKA2

VDD

1

2

3

4

5

6

7

8

16

15

FBK

CLKA4

CLKA3

VDD

GND

CLKB4

CLKB3

S1

S2

S1

选择输入

解码

÷2

MUX

CLKA4

16-Pin

13

W，L

12

11

10

9

14

GND

CLKB1

CLKB2

S2

PI6C2308A-6

CLKB2

CLKB3

CLKB4

1

PS8385B

08/03/00

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6C2308A

3.3V零延迟缓冲器

选择输入解码为PI6C2308A （-1， -1H ，-2 ，-3，-4 ）

S2

0

1

S1

0

1

0

1

CLKA [1-4]

您好，

驱动的

CLKB [1-4]

您好，

驱动的

输出源

PLL

参考

PLL

PLL关闭

Y

N

Y

N

选择输入解码的PI6C2308A - 6

S2

0

1

S1

0

1

0

1

CLKA [1-4]

您好，

驱动=参考

驱动= PLL

CLKB [1-4]

您好，

驱动=

Reference/2

驱动= PLL

驱动= PLL / 2

输出源

PLL

参考

PLL

PLL关闭

Y

N

可用PI6C2308A配置

德副

PI6C2308A- 1

PI6C2308A- 1H

PI6C2308A- 2

PI6C2308A- 3

PI6C2308A- 4

PI6C2308A- 6

铁ê dback从

银行A或B银行

银行

B组

银行

B组

银行A或B银行

银行

B组

银行A FRE阙NCY

参考

2X参考

4X参考

2X参考

参考

引用或参考2X

B银行FRE阙NCY

参考

Reference/2

参考

2X参考

引用或参考/ 2

参考

2

PS8385B

08/03/00

REF - 输入到CLKA / CLKB延迟（ ps的）

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6C2308A

3.3V零延迟缓冲器

零延迟和偏移控制

REF 。输入CLKA / CLKB延迟 - 差异加载FBK引脚和CLKA / CLKB引脚之间

800

600

400

200

0

-25

-200

-20

-15

-10

-5

0

5

10

15

20

25

-400

PI6C2308A-1H

-600

-800

PI6C2308A-1,2,3,4,6

-900

-1000

输出装量差异： FBK负载 - CLKA / CLKB负载（PF ）

关闭PI6C2308A的反馈环路，该反馈信号上销可

从任意的8可输出引脚驱动。输出驱动

在FBK引脚将被驱动7pF的加上任何额外的总负荷

加载它的驱动器。该输出的相对负载（相对于

到剩余的输出）可调节的输入 - 输出延迟。这是

在上面的曲线图所示。

对于需要零输入输出延时，所有输出的应用

包括一个提供反馈应当平等加载。如果

输入输出延迟调整是必需的，使用上图

计算反馈输出与负载之间的差异

剩下的输出。

最大额定值

电源电压对地电位............................................. ...... ?? 0.5V至+ 7.0V

直流输入电压（ REF除外） ........................................... ....... ?? 0.5V至V

DD

+0.5V

直流输入电压REF .............................................. ............................. ?? 0.5 7V

存储温度................................................ ........................ ?? 65°C至+ 150°C

最大焊接温度（ 10秒） ........................................... ..... 260C

结温................................................ ....................................... 150℃

静电放电电压

（每MIL -STD -883方法3015 ） ....................................... ........................... ＆ GT ; 2000V

工作条件

（在工作范围内，T

A

= 0 ° C至+ 70 ° C，V

CC

= 3.3V ±0.3V)

帕拉梅德

V

DD

T

A

C

l

C

in

德s cription

电源电压

工作温度（环境）

负载电容

输入电容

M英寸

3.0

0

M AX 。

3.6

70

30

7

单位

V

C

pF

3

PS8385B

08/03/00

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6C2308A

3.3V零延迟缓冲器

引脚说明

针

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

REF

(1)

LK A1

(2)

LK A2

(2)

V

DD

GN

LK B1

(2)

LK B2

(2)

S2

(3)

S1

(3)

LK B3

(2)

LK B4

(2)

GN

V

DD

LK A3

(2)

LK A4

(2)

FBK

信号

电子旗下cription

输入参考频率， 5VTolerant输入，使扩频时钟输入

锁输出， A银行

3.3V电源

地

封锁输出， B银行

选择输入， 2位

选择输入， 1位

封锁输出， B银行

地

3.3V ，电源

锁输出， A银行

PLL反馈输入

电气特性的商用温度装置

帕拉梅德

V

IL

V

IH

I

IL

I

IH

V

OL

V

OH

I

DD

（ PD模式）

I

DD

I

DD

德s cription

输入低电压

(4)

输入高电压

(4)

输入低电平电流

输入高电流

输出低电压

(5)

输出高

电压

(5)

V

IN

= 0V

V

IN

= V

DD

I

OL

= 8毫安

I

OL

= 12毫安（ - 1H ）

I

OH

= -8mA

I

OH

= ?? 12毫安（ - 1H ）

REF = 0兆赫

空载输出， 66.66兆赫，

在V选择输入

DD

或GND

空载输出， 100MHz的，

在V选择输入

DD

或GND

特S T条件

M英寸

2.0

2.4

M AX 。

0.8

50.0

200.0

0.4

V

12.0

39

mA

54

A

单位

V

A

掉电电源电流

电源电流

4

PS8385B

08/03/00

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6C2308A

3.3V零延迟缓冲器

开关特性

(5,6)

商业温度装置

帕拉梅印机

F

CLK

AME

本安输出频率

值班 ycle

(5)

= t

2

÷

t

1

t

2

值班 ycle

(5)

= t

2

÷

t

1

(- 1H)

值班 ycle = T

2

÷

t

1

(- 1,- 2,- 3,- 4,- 6)

t

3

t

3

t

3

t

4

t

4

t

4

t

5

t

5

t

6

t

7

上升时间

(5)

@30pF

上升时间

(5)

@15pF

上升时间

(5)

@ 30pF的（ - 1H ）

下降时间

(5)

@30pF

下降时间

(5)

@15pF

下降时间

(5)

@ 30pF的（ - 1H ）

安输出以安输出偏斜

(5)

同一家银行

安输出以安输出偏斜

(5)

不同的银行（ ?? 2 ?? 3 ?? 6 ）

延迟，楼盘上升沿

FBK上升沿

(5)

设备到设备斜

(5)

率

(5)

所有输出同样装，V

DD

/2

所有输出同样装，V

DD

/2

测量V

DD

/2

测量V

DD

/ 2上

器件的引脚FBK

测量0.8V和2.0V之间

上 - 1H设备使用

试验C ircuit ＃ 2

测得66.67兆赫，

负载输出

稳定的电源，有效的时钟

介绍了REF和FBK引脚

1

0

之间测量

0.8V和2.0V

特S T条件

为15pF至30pF的负载

测量V

DD

/2

测量1.4V ，

F

UT

≤

45兆赫

测量1.4V

M英寸

10

45

40

50

典型值。

M AX 。

140

55

60

2. 2

1. 5

2. 2

1. 5

1. 2 5

200

400

ps

± 15 0

500

ns

%

单位

兆赫

t

8

本安输出压摆

V / ns的

t

J

t

LO CK

ycle到C ycle抖动

(5)

PLL锁定时间

(5)

200

1. 0

ps

ms

注意事项：

1.弱上拉了下来。

对所有输出2.弱上拉了下来。

在这些输入3.弱上拉。

4. REF和FBK输入有V的门限电压

DD

/2.

5.参数是通过设计和特性保证。不是100 ％生产测试。

6.对于T的定义

1-8

见开关波形第6页

5

PS8385B

08/03/00