21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
PI6C210
差分时钟发生器
特点
??八份差的CPU时钟输出频率为100 MHz
?? CLK33的一个副本
?? 14.31818 MHz参考时钟的一个副本
??差48 MHz时钟的一个副本
??外部电阻的电流基准
??选择逻辑差分摆幅控制，测试模式，
HI -Z ，掉电，扩频
??可用包装：
?? 48引脚TSSOP （A包）
?? 48引脚SSOP （V包）
描述
百利通？的PI6C210使用本公司??先进的生产
亚微米技术。
由HCLK和HCLK_bar提供的时钟用于CPU
[0：7 ]的输出。这八个差分CPU时钟对在100上运行
兆赫。在V
OH
摆动幅度由MultSel0配置
和MultSel1引脚。
引脚配置
CLK33
VDD
48兆赫/拉美经济体系
48 MHz_bar / SELB
GND
VDD
HCLK0
HCLK0_bar
GND
HCLK1
HCLK1_bar
VDD
HCLK2
HCLK2_bar
GND
HCLK3
HCLK3_bar
VDD
REFCLK
SPREAD ＃
VSS
XTALI
XTALO
VDD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
SEL100/133
GND
VDDA
GNDA
PWRDN ＃
VDD
HCLK4
HCLK4_bar
GND
HCLK5
HCLK5_bar
VDD
HCLK6
HCLK6_bar
GND
HCLK7
HCLK7_bar
VDD
MULTSEL0
MULTSEL1
GND
GNDA
IREF
VDDA
框图
XTAL_IN
XTAL_OUT
REF
OSC
1
REFCLK
48-pin
A，V
SPREAD ＃
MultSel0
MultSel1
PWRDWN ＃
Sel100/133
拉美经济体系
SELB
PLL2
控制
注册
/3, /4, /6
PLL1
8
HCLK [0：7 ]
8
HCLK_bar [0：7 ]
1
CLK33
1
48兆赫
1
48 MHz_bar
1
PS8599
01/29/02
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
PI6C210
差分时钟发生器
引脚说明
引脚名称
HCLK ，
HCLK _bar
CLK 33
48兆赫， 48 MHz_bar
REFCLK
XTALI
XTALO
SPREAD ＃
PWRDN ＃
拉美经济体系， SELB
MultSel0 ， MultSel1
V
CC
IREF
PIN TYPE
O
O
I / O
O
I
O
I
I
I / O
I
P
I
针D （E S） cription
主机时钟 utputs 。这八个差分CPU时钟对在100MHz运行。
在V
OH
摆动幅度由Multsel0 ， Multsel1引脚配置。
33 MHz参考时钟。主时钟除以3 ，4或6 。
48 MHz差分时钟。
14.318 MHz的参考时钟本安输出。在14.318 MHz参考时钟的3.3V副本。
晶体连接或外部基准频率输入。连接到任何一个14.318 MHz的
晶体或外部参考信号。
晶体连接。输出连接外部14.318 MHz的晶振。如果使用
外部参考时，该引脚必须悬空。
扩频启用。
3.3V LVTTL兼容的输入，使得当劳举行W.扩频模式
掉电输入。 3.3V的LVTTL兼容异步输入请求的设备，以
进入关断模式下，它保持为低电平时。
逻辑选择引脚。选择操作模式
选择引脚为V
OH
HCLK和HCLK _bar的摆动幅度
电源
目前的参考。该引脚建立基准电流为主机时钟对。
集团偏移和抖动指标
输出组
主机时钟
CLK33
REFCLK
48兆赫
引脚至引脚SKE W，
线对到线对SKE瓦特
100ps
循环轮车十手
150ps
500ps
1000ps
350ps
占空比
45/55
45/55
45/55
45/55
TYPE
迪FF erential
单端3.3V
单端3.3V
单端3.3V
M E为URE @
路口
1.5V
1.5V
1.5V
集团偏移规格
组
主机CLK 33
主机到REF
附加赛（E T）
无要求
无要求
COMME NTS
2
PS8599
01/29/02
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
PI6C210
差分时钟发生器
选择信号配置
SEL100/133
0
0
0
0
1
1
1
1
拉美经济体系
0
0
1
1
0
0
1
1
SELB
0
1
0
1
0
1
0
1
HCLK
100兆赫
100兆赫
100兆赫
您好，
133兆赫
133兆赫
200兆赫
TCLK / 2
CLK33
33兆赫
33兆赫
关闭
您好，
33兆赫
33兆赫
33兆赫
TCLK / 8
48男赫兹，
48男Hz_bar
48兆赫
关闭
关闭
您好，
48兆赫
关闭
48兆赫
TCLK / 2
REF
14.318
14.318
14.318
您好，
14.318
14.318
14.318
TCLK
注释
正常的系统操作
测试模式（推荐）
测试模式（可选）
您好， 所有的O utputs
ptional
ptional
ptional
版权所有
绝对最大直流电源
符号
V
DD3
V
DDQ3
T
S
帕拉梅德
3.3V内核电源电压
3.3V的I / O电源电压
储存温度
M英寸
0.5
0.5
65
M AX 。
4.6
4.6
150
单位
V
V
°C
2
注释
注意：
最大V
IH
不超过V
DD3
+0.7V
绝对最大DC I / O
符号
V
IH3
V
IL3
ESD PROT 。
帕拉梅德
3.3V输入高电压
3.3V输入低电压
输入ESD保护
M英寸
0.5
0.5
2000
M AX 。
4.6
单位
V
V
V
2
注释
1
注意事项：
1.最大的V
IH
在不超过上述V最大0.7V
DD
2.人体模型
3
PS8599
01/29/02
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
PI6C210
差分时钟发生器
DC操作要求
符号
V
DD3
V
IH3
V
IL3
I
IL
V
OH3
V
OL3
V
POH
V
POL
C
IN
C
XTAL
T
A
帕拉梅德
3.3V电源电压
3.3V输入高电压
3.3V输入低电压
输入漏电流
3.3V输出高电压
3.3V输出低电压
PCI总线输出高电压
PCI总线输出低电压
输入引脚电容
XTAL引脚电容
环境温度
没有空气流动
13.5
0
0℃， V
IN
＆ LT ; V
DDQ3
I
OH
= -1mA
I
OL
= 1毫安
I
OH
= -1mA
I
OL
= 1毫安
2.4
0.55
5
22.5
70
条件
3.3V ±5%
V
DD3
M英寸
3.135
2.0
V
SS
0.3
5
2.4
0.4
M AX 。
3.465
V
DD
+0.3
0.8
+5
单位
V
V
V
A
V
V
V
V
pF
pF
°C
注释
4
7
7
3, 7
1
1
1
1, 5
2
6
注意事项：
1.信号边缘，需要通过这个区域转换时是单调的。
2.这是一个建议，而不是绝对的要求。
3.输入漏电流不包括上拉或下拉电阻输入。与输入电阻应说明当前的需求。
4.无电源排序的暗示或允许被要求在系统中。
5.符合5V PCI信令规范。
6.如看到的晶体。装置旨在与一个17-20pF的AT晶体使用。
7.参考3.3V电源所有输入。
最大电流消耗在PWRDWN ＃
帕拉梅德
从3.3V电源电流
M英寸
不适用
M AX 。
120
单位
mA
记
配置W / 475欧姆电流参考电阻
最大电流消耗
帕拉梅德
从3.3V电源电流
M英寸
不适用
M AX 。
400
单位
mA
记
马克斯。电源（ 3.465V ），所有的活性， 475欧姆电流
参考电阻器，主机= 133 MHz的
4
PS8599
01/29/02
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
PI6C210
差分时钟发生器
缓冲区类型
Buffe 名称
48兆赫， REF
CLK 33
主机/ Host_bar
V
CC
范围（V ）
3.135- 3.465
3.135- 3.465
IMPE舞（欧姆）
20- 60
12- 55
Buffe R型
类型3
5型
X1型
48兆赫， REF操作要求
符号
I
OHmin
I
OHMAX
I
OLMIN
I
OLmax
t
RH
t
FH
帕拉梅德
上拉电流
上拉电流
下拉电流
下拉电流
3.3V型3 O安输出的上升沿率
3.3V型3 O安输出上升下降速率
条件
V
OUT
= 1.0V
V
OUT
= 3.135V
V
OUT
= 1.95V
V
OUT
= 0.4V
3.3V ±5% @ 0.4V 2.4V
3.3V ±5% @ 2.4V 0.4V
0.5
0.5
29
27
2.0
2.0
M英寸
29
23
M AX 。
单位
mA
mA
mA
mA
V / ns的
V / ns的
CLK33操作要求
符号
I
OHmin
I
OHMAX
I
OLMIN
I
OLmax
t
RH
t
FH
帕拉梅德
上拉电流
上拉电流
下拉电流
下拉电流
3.3V输入4输出上升边沿速率
3.3V输入4输出上升下降速率
条件
V
OUT
= 1.0V
V
OUT
= 3.135V
V
OUT
= 1.95V
V
OUT
= 0.4V
3.3V ±5% @ 0.4V 2.4V
3.3V ±5% @ 2.4V 0.4V
1/1
1/1
30
38
4/1
4/1
M英寸
33
33
M AX 。
单位
mA
mA
mA
mA
V / ns的
V / ns的
5
PS8599
01/29/02
QQ：2881677436 复制
