21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
1
2109876543212109876543210987654321098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
PI6C185-01B
1-5精密时钟缓冲器
特点
高速，低噪声的非反相1-5缓冲器
开关速度高达140 MHz的
支持多达两个的SODIMM
低偏移（ <250ps ）任意两个输出时钟之间
I
2
串行配置接口
多V
DD
, V
SS
引脚降噪
3.3V电源电压
16引脚TSSOP （ L）和QSOP （Q ）封装
描述
该PI6C185-01B ，高速低噪音1-5非反相缓冲器
设计用于SDRAM时钟缓冲器应用，旨在是
与英特尔的PI6C10X时钟发生器采用基于架构的
移动系统。
上电时，所有的SDRAM输出使能和活跃。在我
2
C
串行控制可用于单独激活/停用任何
五个输出驱动器。
注意：
购买我
2
从百利通C元件传送的许可证
使用它们中的我
2
飞利浦定义的空调系统。
框图
SDRAM0
引脚配置
SDRAM1
BUF_IN
SDRAM2
SDRAM3
VDD
SDRAM0
SDRAM1
VSS
BUF_IN
VDD
SDATA
SCLK
1
2
3
4
5
6
7
8
16-Pin
L，Q
16
15
14
13
12
11
10
9
VDD
SDRAM4
VSS
VDD
SDRAM3
SDRAM2
VSS
VSS
SDRAM4
SDATA
SCLOCK
I2C
I / O
1
PS8466
05/03/00
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
PI6C185-01B
1-5精密时钟缓冲器
引脚说明
针
2,3,11,12,15
5
7
8
1,6,13,16
4,9,10,14
信号
SDRAM [ 0.4 ]
BUF_IN
SDATA
SCLK
V
DD
V
SS
TYPE
I
I
I / O
I
动力
地
数量
5
1
1
1
4
4
德s cription
缓冲时钟输出
时钟缓冲器输入
串行数据的I
2
C接口，内部上拉
串行时钟为我
2
C接口，内部上拉
3.3V电源
地
PI6C185-01B我
2
C类地址分配
A6
1
A5
1
A4
0
A3
1
A2
0
A1
0
A0
1
读/写
0
PI6C185-01B串行配置地图
字节0 ： SDRAM的有效/无效注册
（ 1 =允许， 0 =禁用）
字节1 ： SDRAM的有效/无效注册
（ 1 =允许， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
注意：
针＃
12
11
-
-
-
-
3
2
电子旗下cription
SDRAM3 （有效/无效）
SDRAM2 （有效/无效）
NC （初始化为0）
NC （初始化为0）
NC （初始化为0）
NC （初始化为0）
SDRAM1 （有效/无效）
SDRAM0 （有效/无效）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
-
-
-
-
-
-
-
15
电子旗下cription
NC （初始化为0）
NC （初始化为0）
NC （初始化为0）
NC （初始化为0）
NC （初始化为0）
NC （初始化为0）
NC （初始化为0）
SDRAM4 （有效/无效）
非活动是指输出保持低电平，
从开关禁用
2
PS8466
05/03/00
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
PI6C185-01B
1-5精密时钟缓冲器
2线I
2
空调控制
在我
2
C接口允许个人使每个时钟/禁用
输出和测试模式使能。
该PI6C185-01B ，从接收设备，无法读回。
子寻址不支持。改变控制的一个
字节，前面所有字节必须发送
每次穿上SDATA线上字节必须是8位长（ MSB在前） ，
跟随一个应答位由接收产生
装置。
在正常数据传输SDATA变化，只有当SCLK为
低。例外：具有对SDATA ，而低过渡
SCLK为高电平表示??开始？条件。从低到高
在SDATA转型当SCLK为高电平是??停？条件
及指示数据传送周期的结束。
每次数据传输开始于一个起始条件和终止
一个停止条件。后一个启动条件的第一个字节总是
7位地址字节后跟一个读/写位。 （ HIGH =读取
处理装置， LOW =写入处理设备） 。如果该设备的
被检测到自己的地址， PI6C185-01B产生确认
通过在第九个时钟脉冲拉动SDATA线为低电平，则
接受下列数据字节，直到另一个开始或停止条件
被检测到。
地址字节之后确认（ 0D2H ），两个
更多的字节必须发送：
1. ??命令代码？字节& 2. ??字节数？字节。
虽然这两个字节的数据位“不关心”，他们
必须在发送和确认。
1
2
3
4
5
6
注意：
应力大于下最大额定值
可能对器件造成永久性损坏。这是一个压力等级
该器件在这些或任何其他唯一和功能操作
上述这些条件的业务部门所标明
本规范是不是暗示。暴露在绝对最大
额定条件下长时间可能会影响其可靠性。
最大额定值
（以上其中有用寿命可能受到损害。
对于用户的指引，没有测试。 ）
储存温度...................................... ？ 65 ° C至+ 150°C
环境温度与功耗应用........ ?? 0 ° C至+ 70°C
3.3V电源电压对地电位........... -0.5V至+ 4.6V
直流输入电压.............................................. - 0.5V至+ 4.6V
7
8
9
10
电源电流（V
DD
= + 3.465V ，C
负载
=最大值）。
符号
I
DD
I
DD
I
DD
I
DD
帕拉梅德
电源电流
电源电流
电源电流
电源电流
特S T条件
BUF_IN = 0兆赫
BUF_IN = 66.66 MHz的
BUF_IN = 100.0兆赫
BUF_IN = 133.3兆赫
70
120
200
M英寸
典型值。
M AX 。
3
mA
单位
11
12
13
14
15
3
PS8466
05/03/00
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
PI6C185-01B
1-5精密时钟缓冲器
DC操作规范（V
DD
= + 3.3V ± 5 ％ ，T
A
= 0°C –70°C)
符号
输入电压
V
IH
V
IL
I
IL
输入高电压
输入低电压
输入漏电流
0℃， V
IN
＆ LT ; V
DD
V
DD
2.0
V
SS
0.3
5
V
DD
+0.3
0.8
+5
V
A
帕拉梅德
条件
M英寸
M AX 。
单位
V
DD
= 3.3V ±5%
V
OH
V
OL
输出高电压
输出低电压
I
OH
= - 1毫安
I
OL
= 1毫安
2.4
0.4
V
C
IN
C
OUT
L
针
T
A
输入引脚电容
输出引脚电容
引脚电感
环境温度
没有空气流动
0
5
6
7
70
pF
nH
C
SDRAM时钟缓冲器操作规范
符号
I
高中中
I
高中一个X
I
在LM
I
流明X
帕拉梅德
上拉电流
上拉电流
下拉电流
下拉电流
条件
V
O u那样牛逼
= 2.0V
V
O u那样牛逼
= 3.135V
V
O u那样牛逼
= 1.0V
V
O u那样牛逼
= 0.4V
1.5
1.5
40
38
4
V / ns的
4
M英寸
40
36
mA
典型值。 M AX 。单位
t
R H
SDRAM安输出上升边沿速率SDRAM只有3.3V ± 5 ％@ 0.4V- 2.4V
t
F H
SDRAM安输出仅下跌边缘速率SDRAM
3.3V ±5% @2.4V- 0.4V
AC时序
符号
t
SDKP
t
SDKH
t
SDKL
t
SDRISE
t
SDFALL
t
PLH
t
PHL
t
PZL
,t
PZH
t
PLZ
,t
PHZ
占空比
t
SDSKW
帕拉梅德
SDRAM CLK周期
SDRAM CLK高电平时间
SDRAM CLK低电平时间
SDRAM CLK上升时间
SDRAM CLK下降时间
SDRAM缓存LH传播延迟
SDRAM缓存HL传播延迟
SDRAM缓冲延迟启用
SDRAM缓冲禁用延迟
测量1.5V
SDRAM输出到输出偏斜
66男赫兹
M英寸
15.0
5.6
5.3
1.5
1.5
1.0
1.0
1.0
1.0
45
4.0
4.0
5.5
5.5
8.0
8.0
55
250
M AX 。
15.5
百兆赫兹
M英寸
10.0
3.3
3.1
1.5
1.5
1.0
1.0
1.0
1.0
45
4.0
4.0
5.5
5.5
8.0
8.0
55
250
M AX 。
10.5
121维护赫兹
M英寸
7.5
1.0
1.0
1.5
1.5
1.0
1.0
1.0
1.0
45
4.0
4.0
5.5
5.5
8.0
8.0
55
250
%
ps
PS8466
05/03/00
M AX 。
7.8
单位
ns
V / ns的
ns
4
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
产量
卜FF器
TEST
点
PI6C185-01B
1-5精密时钟缓冲器
1
2
测试负载
tSDKP
tSDKH
3
4
tSDKL
3.3V
时钟
接口
（ TTL）的
2.4
1.5
0.4
5
6
t
SDRISE
t
SDFALL
输入
波形
t
PLH
产量
波形
1.5V
1.5V
t
PHL
7
8
9
10
11
12
13
14
15
1.5V
1.5V
图1.时钟波形
最小和最大期望容性负载
时钟
SDRAM
M在负载M AX负载
15
20
单位
pF
注释
SDRAM DIMM规格
注意事项：
1.最大上升/下降时间都保证在规定的最大负载。
2.最小上升/下降时间都保证在规定的最小负载。
3.上升/下降时间都指定用纯容性负载，如图所示。
测试是用并联的附加500Ω电阻器。
设计准则，以降低EMI
1.将
S
串联电阻和CI电容器尽可能靠近于各自的时钟管脚。典型
值CI是一个10pF 。
S
串联电阻值可以增大以减少EMI提供的上升
和下降时间仍是规定值范围内。
2.最小化??通孔的数量？的时钟痕迹。
3.将时钟走线在连续的地平面以上连续的电源层。避免路由
时钟走线，从平面到平面（参见规则＃ 2 ） 。
4.将时钟信号远离去任何电缆或任何外部连接器的信号。
5
PS8466
05/03/00
QQ：2881677436 复制
