21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6C184-02

1-13精密时钟缓冲器

特点

高转速，低噪音的非反相缓冲器1-13

最多支持四个SDRAM DIMM的

低偏移（ <250ps ）任意两个输出时钟之间

I

2

串行配置接口

多V

DD

, V

SS

引脚降噪

3.3V电源电压

28引脚SSOP和SOIC封装（ H， S）

描述

该PI6C184-02是一个高速低噪音1-13非反相

缓冲设计SDRAM时钟缓冲器应用。

这个缓冲器的目的是要与PI6C104时钟发生器用于

对于英特尔架构的台式机和移动系统。

上电时所有的SDRAM输出使能和活跃。该

I

2

串行控制可以用于单独激活/停用

任何13个输出驱动器。

注意：

购买我

2

从百利通C元件传送的许可证

使用它们中的我

2

飞利浦定义的空调系统。

框图

SDRAM0

引脚配置

SDRAM1

BUF_IN

SDRAM2

SDRAM3

SDRAM12

SDATA

SCLOCK

I2C

I / O

V

DD

SDRAM0

SDRAM1

V

SS

V

DD

SDRAM2

SDRAM3

V

SS

BUF_IN

SDRAM4

SDRAM5

SDRAM12

V

DD

SDATA

1

2

3

4

5

6

28-Pin

的H，S

7

8

9

10

11

12

13

14

28

27

26

25

24

23

22

21

20

19

18

17

16

15

V

DD

SDRAM11

SDRAM10

V

SS

V

DD

SDRAM9

SDRAM8

V

SS

V

DD

SDRAM7

SDRAM6

V

SS

V

SS

SCLK

1

PS8319

05/03/00

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6C184-02

1-13精密时钟缓冲器

引脚说明

针

2,3,6,7,10,11,

18,19,22,23,26,27

12

9

14

154

1,5,13,20,24,28

4,8,16,17,21,25

符号

SDRAM [ 0.5 ]

SDRAM [ 6.11 ]

SDRAM的[12]

BUF_IN

SDATA

SCLOCK

V

DD

V

SS

TYPE

0

0

0

1

I / O

I / O

动力

地

QUANTITY

6

6

1

1

1

1

6

6

德s cription

SDRAM字节0时钟输出

SDRAM字节1时钟输出

SDRAM字节2时钟输出

输入1- 13-缓冲

数据引脚用于I

2

电路。拥有10万

内部上拉电阻

时钟引脚用于I

2

电路。有

100K的内部上拉电阻

对于SDRAM缓冲3.3V电源

地面SDRAM缓冲区

PI6C184-02

I

2

C类地址分配

A6

1

A5

1

A4

0

A3

1

A2

0

A1

0

A0

1

读/写

0

PI6C184串行配置地图

字节0 ： SDRAM的有效/无效注册

（ 1 =允许， 0 =禁用）

位

第7位

第6位

第5位

4位

第3位

第2位

第1位

位0

注意：

针＃

11

10

~

~

7

6

3

2

德s cription

SDRAM5 （有效/无效）

SDRAM4(Active/Inactive)

版权所有

版权所有

SDRAM3 （有效/无效）

SDRAM2 （有效/无效）

SDRAM1 （有效/无效）

SDRAM0 （有效/无效）

非活动是指输出保持低电平，

从开关禁用

2

PS8319

05/03/00

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6C184-02

1-13精密时钟缓冲器

2线I

2

空调控制

在我

2

C接口允许个人使每个/禁用

时钟输出和测试模式使能。

该PI6C184-02是从接收器设备。它不能被读

回来了。子寻址不支持。前面所有字节

必须以改变的控制字节1被发送。

每次穿上SDATA线咬必须是8位长（ MSB

第一个） ，接着是由应答位产生

接收装置。

在正常数据传输SDATA只有当改变SCLK

为LOW 。例外：具有对SDATA LOW过渡

同时SCLK为高电平表示“启动”状态。从低到

在SDATA HIGH转型当SCLK为高电平是一个“一站式”

条件和指明一个数据传送周期的结束。

每次数据传输开始于一个启动条件和结束

一个停止条件。后一个启动条件的第一个字节

总是一个7位地址字节后跟一个读/写位。 （高

=从处理装置， LOW =写入读取处理

装置） 。如果将设备自身的地址被检测到， PI6C184-02

产生通过在拉SDATA线为低电平应答

第九个时钟脉冲，然后接受以下数据字节，直到

检测到另一个启动或停止条件。

地址字节的确认之后（D2 ） ，两个

字节必须发送：

1. “命令代码”字节，

2. “字节数”字节。

虽然这两个字节的数据位“不关心”，他们

必须在发送和确认。

字节2 ：为可能的未来可选注册

要求（1 =启用， 0 =禁用）

1

2

3

4

5

6

7

8

9

10

11

字节1 ： SDRAM的有效/无效注册

（ 1 =允许， 0 =禁用）

位

第7位

第6位

第5位

4位

第3位

第2位

第1位

位0

针＃

27

26

23

22

不适用

不适用

19

18

德s cription

SDRAM11 （有效/无效）

SDRAM10 （有效/无效）

SDRAM9 （有效/无效）

SDRAM8 （有效/无效）

（保留）

（保留）

SDRAM7 （有效/无效）

SDRAM6 （有效/无效）

位

第7位

第6位

第5位

4位

第3位

第2位

第1位

位0

针＃

不适用

12

不适用

不适用

不适用

不适用

不适用

不适用

（保留）

德s cription

SDRAM12 （有效/无效）

（保留）

（保留）

（保留）

（保留）

（保留）

（保留）

最大额定值

（以上其中有用寿命可能受到损害。对于用户的指引，没有测试。 ）

存储温度................................................ ？ 65 ° C至+ 150°C

环境温度与功耗应用............. -0 ° C至+ 70°C

3.3V电源电压对地电位............... -0.5V至+ 4.6V

直流输入电压............................................... ...... ?? 0.5V至+ 4.6V

注意：

应力大于在最大上市

额定值可能会导致器件永久性损坏。这

是一个压力等级的设备只有和功能操作

在这些或任何上述的那些其他条件中指示的

本规范的业务部门是不是暗示。

暴露在绝对最大额定值条件为前

往往周期会影响其可靠性。

12

13

14

电源电流（V

DD

= + 3.465V ， C负载=最大值）

符号

I

DD

I

DD

I

DD

帕拉梅德

电源电流

电源电流

电源电流

特S T条件

BUF_IN = 0兆赫

BUF_IN = 66.66 MHz的

BUF_IN = 100.0兆赫

M英寸

典型值。

米斧

3

230

360

mA

单位

15

3

PS8319

05/03/00

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6C184-02

1-13精密时钟缓冲器

DC操作规范（V

DD

= + 3.3V ± 5 ％ ，T

A

= 0°C - 70°C)

符号

帕拉梅德

特S T条件

M英寸

M AX 。

单位

输入电压，V

DDCORE

[0-1] = 3.3V± 5%

V

IH

V

IL

I

IL

V

OH

V

OL

C

IN

C

OUT

L

针

T

A

输入高电压

输入低电压

输入漏电流

0℃， V

IN

＆ LT ; V

DD

I

OH

= -1mA

I

OL

= -1mA

V

DD

2.0

V

SS

0.3

-5

V

DDCORE

+0.3

0.8

+5

V

V

DD

= 3.3V ± 5%

输出高电压

输出低电压

输入引脚电容

输出引脚电容

引脚电感

环境温度

没有空气流动

0

2.4

0.4

5

6

7

70

V

pF

nH

C

SDRAM时钟缓冲器操作规范

符号

I

OHmin

I

OHMAX

I

OLMIN

I

OLmax

t

RH

SDRAM

t

FH

SDRAM

帕拉梅德

上拉电流

上拉电流

下拉电流

下拉电流

本安输出上升边沿速率

只有SDRAM

本安输出下降沿率

只有SDRAM

条件

V

OUT

= 2.0V

V

OUT

= 3.135V

V

OUT

= 1.0V

V

OUT

= 0.4V

3.3V ±5%

@04V- 2.4V

3.3V ±5%

@2.4V- 0.4V

1.5

1.5

54

53

4

4

V / ns的

M在典型值。

54

46

mA

M AX 。

单位

AC时序

符号

tSDKP

tSDKH

tSDKL

tSDRISE

tSDFALL

TPLH

的TPH1

tpZL ， tpZH

tpLZ ， tpHZ

占空比

tSDSKW

帕拉梅德

SDRAM CLK周期

SDRAM CLK高电平时间

SDRAM CLK低电平时间

SDRAM CLK上升时间

SDRAM CLK下降时间

SDRAM缓存LH传播延迟

SDRAM缓存HL传播延迟

SDRAM缓冲延迟启用

SDRAM缓冲禁用延迟

测量1.5V

SDRAM输出到

输出偏斜

66男赫兹

M英寸

15.0

5.6

5.3

1.5

1.5

1.0

1.0

1.0

1.0

45

4.0

4.0

5.0

5.0

8.0

8.0

55

250

M AX 。

15.5

百兆赫兹

M英寸

10.0

3.3

3.1

1.5

1.5

1.0

1.0

1.0

1.0

45

4.0

4.0

5.0

5.0

8.0

8.0

55

250

%

ps

ns

V / ns的

M AX 。

10.5

ns

单位

4

PS8319

05/03/00

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

产量

卜FF器

TEST

点

PI6C184-02

1-13精密时钟缓冲器

1

2

测试负载

tSDKP

tSDKH

3

4

tSDKL

3.3V

时钟

接口

（ TTL）的

2.4

1.5

0.4

5

6

t

SDRISE

t

SDFALL

输入

波形

t

PLH

产量

波形

1.5V

1.5V

t

PHL

7

8

9

10

11

12

13

14

15

1.5V

1.5V

图1.时钟波形

最小和最大期望容性负载

时钟

SDRAM

M在负载M AX负载

20

30

单位

pF

注释

SDRAM DIMM

规范

注意事项：

1.最大上升/下降时间都保证在规定的最大负载。

2.最小上升/下降时间都保证在规定的最小负载。

3.上升/下降时间都指定用纯容性负载，如图所示。

测试是用并联的附加500Ω电阻器。

设计准则，以降低EMI

1.将串联电阻器和CI电容尽可能靠近于各自的时钟管脚。典型的价值

对于CI为10 pF的。串联电阻值可以增大以减少EMI提供的上升和下降

时间仍是规定值范围内。

2.最小化??通孔的数量？的时钟痕迹。

3.将时钟走线在连续的地平面以上连续的电源层。避免路由

时钟走线，从平面到平面（参见规则＃ 2 ） 。

4.将时钟信号远离去任何电缆或任何外部连接器的信号。

5

PS8319

05/03/00

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6C184-02

1-13精密时钟缓冲器

特点

高转速，低噪音的非反相缓冲器1-13

最多支持四个SDRAM DIMM的

低偏移（ <250ps ）任意两个输出时钟之间

I

2

串行配置接口

多V

DD

, V

SS

引脚降噪

3.3V电源电压

28引脚SSOP和SOIC封装（ H， S）

描述

该PI6C184-02是一个高速低噪音1-13非反相

缓冲设计SDRAM时钟缓冲器应用。

这个缓冲器的目的是要与PI6C104时钟发生器用于

对于英特尔架构的台式机和移动系统。

上电时所有的SDRAM输出使能和活跃。该

I

2

串行控制可以用于单独激活/停用

任何13个输出驱动器。

注意：

购买我

2

从百利通C元件传送的许可证

使用它们中的我

2

飞利浦定义的空调系统。

框图

SDRAM0

引脚配置

SDRAM1

BUF_IN

SDRAM2

SDRAM3

SDRAM12

SDATA

SCLOCK

I2C

I / O

V

DD

SDRAM0

SDRAM1

V

SS

V

DD

SDRAM2

SDRAM3

V

SS

BUF_IN

SDRAM4

SDRAM5

SDRAM12

V

DD

SDATA

1

2

3

4

5

6

28-Pin

的H，S

7

8

9

10

11

12

13

14

28

27

26

25

24

23

22

21

20

19

18

17

16

15

V

DD

SDRAM11

SDRAM10

V

SS

V

DD

SDRAM9

SDRAM8

V

SS

V

DD

SDRAM7

SDRAM6

V

SS

V

SS

SCLK

1

PS8319

05/03/00

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6C184-02

1-13精密时钟缓冲器

引脚说明

针

2,3,6,7,10,11,

18,19,22,23,26,27

12

9

14

154

1,5,13,20,24,28

4,8,16,17,21,25

符号

SDRAM [ 0.5 ]

SDRAM [ 6.11 ]

SDRAM的[12]

BUF_IN

SDATA

SCLOCK

V

DD

V

SS

TYPE

0

0

0

1

I / O

I / O

动力

地

QUANTITY

6

6

1

1

1

1

6

6

德s cription

SDRAM字节0时钟输出

SDRAM字节1时钟输出

SDRAM字节2时钟输出

输入1- 13-缓冲

数据引脚用于I

2

电路。拥有10万

内部上拉电阻

时钟引脚用于I

2

电路。有

100K的内部上拉电阻

对于SDRAM缓冲3.3V电源

地面SDRAM缓冲区

PI6C184-02

I

2

C类地址分配

A6

1

A5

1

A4

0

A3

1

A2

0

A1

0

A0

1

读/写

0

PI6C184串行配置地图

字节0 ： SDRAM的有效/无效注册

（ 1 =允许， 0 =禁用）

位

第7位

第6位

第5位

4位

第3位

第2位

第1位

位0

注意：

针＃

11

10

~

~

7

6

3

2

德s cription

SDRAM5 （有效/无效）

SDRAM4(Active/Inactive)

版权所有

版权所有

SDRAM3 （有效/无效）

SDRAM2 （有效/无效）

SDRAM1 （有效/无效）

SDRAM0 （有效/无效）

非活动是指输出保持低电平，

从开关禁用

2

PS8319

05/03/00

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6C184-02

1-13精密时钟缓冲器

2线I

2

空调控制

在我

2

C接口允许个人使每个/禁用

时钟输出和测试模式使能。

该PI6C184-02是从接收器设备。它不能被读

回来了。子寻址不支持。前面所有字节

必须以改变的控制字节1被发送。

每次穿上SDATA线咬必须是8位长（ MSB

第一个） ，接着是由应答位产生

接收装置。

在正常数据传输SDATA只有当改变SCLK

为LOW 。例外：具有对SDATA LOW过渡

同时SCLK为高电平表示“启动”状态。从低到

在SDATA HIGH转型当SCLK为高电平是一个“一站式”

条件和指明一个数据传送周期的结束。

每次数据传输开始于一个启动条件和结束

一个停止条件。后一个启动条件的第一个字节

总是一个7位地址字节后跟一个读/写位。 （高

=从处理装置， LOW =写入读取处理

装置） 。如果将设备自身的地址被检测到， PI6C184-02

产生通过在拉SDATA线为低电平应答

第九个时钟脉冲，然后接受以下数据字节，直到

检测到另一个启动或停止条件。

地址字节的确认之后（D2 ） ，两个

字节必须发送：

1. “命令代码”字节，

2. “字节数”字节。

虽然这两个字节的数据位“不关心”，他们

必须在发送和确认。

字节2 ：为可能的未来可选注册

要求（1 =启用， 0 =禁用）

1

2

3

4

5

6

7

8

9

10

11

字节1 ： SDRAM的有效/无效注册

（ 1 =允许， 0 =禁用）

位

第7位

第6位

第5位

4位

第3位

第2位

第1位

位0

针＃

27

26

23

22

不适用

不适用

19

18

德s cription

SDRAM11 （有效/无效）

SDRAM10 （有效/无效）

SDRAM9 （有效/无效）

SDRAM8 （有效/无效）

（保留）

（保留）

SDRAM7 （有效/无效）

SDRAM6 （有效/无效）

位

第7位

第6位

第5位

4位

第3位

第2位

第1位

位0

针＃

不适用

12

不适用

不适用

不适用

不适用

不适用

不适用

（保留）

德s cription

SDRAM12 （有效/无效）

（保留）

（保留）

（保留）

（保留）

（保留）

（保留）

最大额定值

（以上其中有用寿命可能受到损害。对于用户的指引，没有测试。 ）

存储温度................................................ ？ 65 ° C至+ 150°C

环境温度与功耗应用............. -0 ° C至+ 70°C

3.3V电源电压对地电位............... -0.5V至+ 4.6V

直流输入电压............................................... ...... ?? 0.5V至+ 4.6V

注意：

应力大于在最大上市

额定值可能会导致器件永久性损坏。这

是一个压力等级的设备只有和功能操作

在这些或任何上述的那些其他条件中指示的

本规范的业务部门是不是暗示。

暴露在绝对最大额定值条件为前

往往周期会影响其可靠性。

12

13

14

电源电流（V

DD

= + 3.465V ， C负载=最大值）

符号

I

DD

I

DD

I

DD

帕拉梅德

电源电流

电源电流

电源电流

特S T条件

BUF_IN = 0兆赫

BUF_IN = 66.66 MHz的

BUF_IN = 100.0兆赫

M英寸

典型值。

米斧

3

230

360

mA

单位

15

3

PS8319

05/03/00

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6C184-02

1-13精密时钟缓冲器

DC操作规范（V

DD

= + 3.3V ± 5 ％ ，T

A

= 0°C - 70°C)

符号

帕拉梅德

特S T条件

M英寸

M AX 。

单位

输入电压，V

DDCORE

[0-1] = 3.3V± 5%

V

IH

V

IL

I

IL

V

OH

V

OL

C

IN

C

OUT

L

针

T

A

输入高电压

输入低电压

输入漏电流

0℃， V

IN

＆ LT ; V

DD

I

OH

= -1mA

I

OL

= -1mA

V

DD

2.0

V

SS

0.3

-5

V

DDCORE

+0.3

0.8

+5

V

V

DD

= 3.3V ± 5%

输出高电压

输出低电压

输入引脚电容

输出引脚电容

引脚电感

环境温度

没有空气流动

0

2.4

0.4

5

6

7

70

V

pF

nH

C

SDRAM时钟缓冲器操作规范

符号

I

OHmin

I

OHMAX

I

OLMIN

I

OLmax

t

RH

SDRAM

t

FH

SDRAM

帕拉梅德

上拉电流

上拉电流

下拉电流

下拉电流

本安输出上升边沿速率

只有SDRAM

本安输出下降沿率

只有SDRAM

条件

V

OUT

= 2.0V

V

OUT

= 3.135V

V

OUT

= 1.0V

V

OUT

= 0.4V

3.3V ±5%

@04V- 2.4V

3.3V ±5%

@2.4V- 0.4V

1.5

1.5

54

53

4

4

V / ns的

M在典型值。

54

46

mA

M AX 。

单位

AC时序

符号

tSDKP

tSDKH

tSDKL

tSDRISE

tSDFALL

TPLH

的TPH1

tpZL ， tpZH

tpLZ ， tpHZ

占空比

tSDSKW

帕拉梅德

SDRAM CLK周期

SDRAM CLK高电平时间

SDRAM CLK低电平时间

SDRAM CLK上升时间

SDRAM CLK下降时间

SDRAM缓存LH传播延迟

SDRAM缓存HL传播延迟

SDRAM缓冲延迟启用

SDRAM缓冲禁用延迟

测量1.5V

SDRAM输出到

输出偏斜

66男赫兹

M英寸

15.0

5.6

5.3

1.5

1.5

1.0

1.0

1.0

1.0

45

4.0

4.0

5.0

5.0

8.0

8.0

55

250

M AX 。

15.5

百兆赫兹

M英寸

10.0

3.3

3.1

1.5

1.5

1.0

1.0

1.0

1.0

45

4.0

4.0

5.0

5.0

8.0

8.0

55

250

%

ps

ns

V / ns的

M AX 。

10.5

ns

单位

4

PS8319

05/03/00

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

产量

卜FF器

TEST

点

PI6C184-02

1-13精密时钟缓冲器

1

2

测试负载

tSDKP

tSDKH

3

4

tSDKL

3.3V

时钟

接口

（ TTL）的

2.4

1.5

0.4

5

6

t

SDRISE

t

SDFALL

输入

波形

t

PLH

产量

波形

1.5V

1.5V

t

PHL

7

8

9

10

11

12

13

14

15

1.5V

1.5V

图1.时钟波形

最小和最大期望容性负载

时钟

SDRAM

M在负载M AX负载

20

30

单位

pF

注释

SDRAM DIMM

规范

注意事项：

1.最大上升/下降时间都保证在规定的最大负载。

2.最小上升/下降时间都保证在规定的最小负载。

3.上升/下降时间都指定用纯容性负载，如图所示。

测试是用并联的附加500Ω电阻器。

设计准则，以降低EMI

1.将串联电阻器和CI电容尽可能靠近于各自的时钟管脚。典型的价值

对于CI为10 pF的。串联电阻值可以增大以减少EMI提供的上升和下降

时间仍是规定值范围内。

2.最小化??通孔的数量？的时钟痕迹。

3.将时钟走线在连续的地平面以上连续的电源层。避免路由

时钟走线，从平面到平面（参见规则＃ 2 ） 。

4.将时钟信号远离去任何电缆或任何外部连接器的信号。

5

PS8319

05/03/00