【PI6C182B1-10精密时钟缓冲器特点低噪音的非反相缓冲器1-10支持频率高达140 MHz的最】,IC型号PI6C182BHEX,PI6C182BHEX PDF资料,PI6C182BHEX经销商,ic,电子元器件-51电子网

PI6C182B

1-10精密时钟缓冲器

特点

低噪音的非反相缓冲器1-10

支持频率高达140 MHz的

最多支持四个SDRAM DIMM的

低偏移（ <200ps ）任意两个输出时钟之间

串行配置接口

多V

, V

引脚降噪

3.3V电源电压

独立Hi-Z状态引脚进行测试

工业级温度范围（-40 ° C至+ 85°C ）

包装：（无铅&绿色可用）

-28引脚SSOP （H ）

描述

该PI6C182B是一个高速低噪音1-10非反相缓冲器

专为SDRAM的时钟缓冲器应用程序，并支持更高

频率高达140 MHz的。

上电时所有的SDRAM输出使能和活跃。在我

串行控制可用于单独激活/停用任何

的10个输出驱动器。

输出使能（ OE ）引脚可在拉低到Hi-Z状态

所有输出。

注意：

购买我

从百利通C元件传送的许可证

使用它们中的我

飞利浦定义的空调系统。

图

SDRAM0

引脚配置

VDD0

SDRAM1

BUF_IN

SDRAM2

VDD5

SDRAM7

SDRAM0

SDRAM1

VSS0

VDD1

SDRAM2

SDRAM3

SDRAM6

VSS5

VDD4

SDRAM5

SDRAM4

VSS4

VDD3

SDRAM9

VSS3

VSSIIC

SCLOCK

SDRAM3

VSS1

BUF_IN

SDRAM17

SDATA

SCLOCK

I2C

I / O

VDD2

SDRAM8

VSS2

VDDIIC

SDATA

PS8465C

09/07/05

PI6C182B

1-10精密时钟缓冲器

引脚说明

针

2, 3, 6, 7

22, 23, 26, 27

11, 18

1, 5, 10, 19, 24,

4, 8, 12, 17, 21,

符号

SDRAM[0-3]

SDRAM[4-7]

SDRAM[8-9]

BUF_IN

SDATA

SCLOCK

VDD[0-5]

VSS[0-5]

VDDIIC

VSSIIC

TYPE

I / O

动力

地

动力

地

数量

SDRAM字节0时钟输出

SDRAM字节1时钟输出

SDRAM字节2时钟输出

输入缓冲区1-20

高阻状态所有输出时保持低电平。有>100kΩ内部上拉

电阻器。

数据引脚用于I

curcuitry 。有>100kΩ内部上拉电阻。

时钟引脚I

电路。有>100kΩ内部上拉电阻。

对于SDRAM缓冲3.3V电源

地面SDRAM缓冲区

因为我3.3V电源

电路

地上的我

电路

描述

OE功能

注意事项：

1.仅用于测试目的

2.缓冲区是同相

SDRAM[0-9]

高阻

BUF_IN

笔记

串行配置地图

字节0 ： SDRAM的有效/无效注册

（ 1 =允许， 0 =禁用）

位

读/写

针

描述

NC （初始化为0）

SDRAM3 （有效/无效）

SDRAM2 （有效/无效）

SDRAM1 （有效/无效）

SDRAM0 （有效/无效）

C类地址分配

注意：

1.非活动是指输出保持低电平，从禁用

开关

PS8465C

09/07/05

PI6C182B

1-10精密时钟缓冲器

2线I2C控制

在我

C接口允许个人使每个时钟/禁用

输出和测试模式使能。

该PI6C182B是从接收器设备。它不能被读回。

子寻址不支持。前面所有字节必须发送

以改变的控制字节之一。

每次穿上SDATA线上字节必须是8位长（ MSB

先），接着是由接收应答位产生

装置。

只有当SCLOCK在正常数据传输SDATA变化

为LOW 。例外：具有对SDATA ，而低过渡

SCLOCK为高电平表示“启动”状态。从低到高

在SDATA过渡，而且SCLOCK为高电平是一个“停止”状态

及指示数据传送周期的结束。

每次数据传输开始于一个起始条件和终止

一个停止条件。后一个启动条件的第一个字节总是

7位地址字节后跟一个读/写位。（ HIGH =读取

处理装置， LOW =写入处理设备）。如果该设备的

被检测到自己的地址， PI6C182B产生确认由

在第九个时钟脉冲拉动SDATA线为低电平，然后接受

下面的数据字节，直到另一个开始或停止条件

检测到。

地址字节的确认之后（D2 ），两个

字节必须发送：

1. ??命令代码？字节

2. “字节数”字节。

虽然这两个字节的数据位“不关心”，他们

必须在发送和确认。

字节1 ： SDRAM的有效/无效注册

（ 1 =允许， 0 =禁用）

位

针

描述

SDRAM7 （有效/无效）

SDRAM6 （有效/无效）

SDRAM5 （有效/无效）

SDRAM4 （有效/无效）

NC （初始化为0）

字节2 ：为可能的未来可选注册

要求（1 =启用， 0 =禁用）

位

针

描述

SDRAM9 （有效/无效）

SDRAM8 （有效/无效）

（保留）

最大额定值

（以上其中有用寿命可能受到损害。对于用户的指引，没有测试。）

存储温度................................................ ............- 65 ° C至+ 150°C

环境温度与功耗应用...........................- 40 ° C至+ 85°C

3.3V电源电压对地电位..............................- 0.5V至+ 4.6V

直流输入电压............................................... .....................- 0.5V至+ 4.6V

注意：

应力大于在最大上市额定

INGS可能对器件造成永久性损坏。这是

一个压力等级的设备只有和功能操作

在这些或任何上述的那些其他条件中指示的

本规范的业务部门是不是暗示。

暴露在绝对最大额定值条件为前

往往周期会影响其可靠性。

电源电流

= + 3.465V ，C

负载

=最大值）。

符号

电源电流

参数

测试Condidtion

BUF_IN = 0兆赫

BUF_IN = 66.66 MHz的

BUF_IN = 100.00兆赫

BUF_IN = 133.00兆赫

分钟。

典型值。

马克斯。

180

240

360

单位

PS8465C

09/07/05

PI6C182B

1-10精密时钟缓冲器

DC操作规范

= + 3.3V ± 5 ％，T

= - 40 ° C至+ 85°C ）

符号

输入电压

输入高电压

输入低电压

输入漏电流

0℃， V

＆ LT ; V

2.0

-0.3

-5

+0.3

0.8

参数

测试条件

分钟。

典型值。

马克斯。

单位

[0-9] = 3.3V ±5%

OUT

针

输出高电压

输出低电压

输出引脚电容

输入引脚电容

引脚电感

环境温度

没有空气流动

= -1mA

= 1毫安

°C

2.4

0.4

SDRAM时钟缓冲器操作规范

符号

OHmin

OHMAX

OLMIN

OLmax

参数

上拉电流

下拉电流

测试条件

OUT

= 2.0V

OUT

= 3.135V

OUT

= 1.0V

OUT

= 0.4V

分钟。

-54

-46

典型值。

马克斯。

单位

AC时序

符号

SDRISE

SDFALL

PLH

PHL

PZL

, t

PZH

PLZ

, t

PHZ

占空比

SDSKW

参数

SDRAM CLK上升时间

SDRAM CLK下降时间

SDRAM缓存LH传播延迟

SDRAM缓存HL传播延迟

SDRAM缓冲延迟启用

(1)

SDRAM缓冲禁用延迟

(1)

测量1.5V

SDRAM输出至输出偏斜

66兆赫

分钟。

1.5

1.0

马克斯。

4.0

5.0

8.0

250

100兆赫

分钟。

1.5

1.0

马克斯。

4.0

5.0

8.0

250

133MHz

分钟。

1.5

1.0

马克斯。

4.0

5.0

8.0

200

单位

V / ns的

注意：

1.在5 MHz的输入频率指定此参数。

PS8465C

09/07/05

PI6C182B

1-10精密时钟缓冲器

产量

卜FF器

TEST

点

测试负载

tSDKP

tSDKH

3.3V

时钟

接口

（ TTL）的

2.4

1.5

0.4

tSDKL

tSDRISE

tSDFALL

输入

波形

TPLH

产量

波形

1.5V

的TPH1

1.5V

图1.时钟波形

最小和最大期望

容性负载

时钟

SDRAM

分钟。

马克斯。

单位

笔记

SDRAM DIMM

Specificaion

设计准则，以降低EMI

1.将串联电阻和CI电容尽量靠近，以

相应的时钟引脚。对于CI典型值为10pF的。系列

电阻值可以增加，减少EMI的条件是

上升和下降时间仍是规定值范围内。

2.最小化??通孔的数量？的时钟痕迹。

3.将时钟走线在连续的地平面以上

连续的电源层。避免路由时钟走线

平面的平面（参见规则＃ 2 ）。

4.将时钟信号远离去任何信号电缆

或任何外部连接器。

注意事项：

1.指定最大上升/下降时间都保证在最大

负载。

2.指定的最小上升/下降时间，保证以最低的

负载。

3.上升/下降时间都指定用纯容性负载，如图所示。

测试是用并联的附加500Ω电阻器。

PS8465C

09/07/05