21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
1
2109876543212109876543210987654321098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
PI6C180
1-18精密时钟缓冲器
产品特点
高速， 125兆赫（ PI6C180A ）
低噪声非反相1-18缓冲区
最多支持四个SDRAM DIMM的
任何两个输出时钟之间的低偏移（ < 250PS ）
I
2
串行配置接口
多V
DD
, V
SS
引脚降噪
3.3V电源电压
独立的高阻引脚用于测试
48引脚SSOP封装（ V）
描述
该PI6C180是高转速低噪音1-18非反相缓冲器
专为SDRAM的时钟缓冲器应用。
PI6C180可运行在高达100MHz的，而PI6C180A的额定功率为
125兆赫。
上电时所有的SDRAM输出使能和活跃。在我
2
C
串行控制可用于单独激活/停用任何
的18个输出驱动器。
输出使能（ OE ）的引脚被拉低将在所有输出
Hi-Z状态。
注意：
购买我
2
从百利通C元件传送的许可证
使用它们中的我
2
飞利浦定义的空调系统。
逻辑框图
产品引脚CON组fi guration
NC
NC
V
DD0
SDRAM0
SDRAM1
V
SS0
V
DD1
SDRAM2
SDRAM3
V
SS1
BUF_IN
V
DD2
SDRAM4
SDRAM5
V
SS2
V
DD3
SDRAM6
SDRAM7
V
SS3
V
DD4
SDRAM16
V
SS4
V
DD
IIC
SDATA
1
2
3
4
5
6
7
8
9
10
48-Pin
11
V
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
NC
NC
V
DD9
SDRAM15
SDRAM14
V
SS9
V
DD8
SDRAM13
SDRAM12
V
SS8
OE
V
DD7
SDRAM11
SDRAM10
V
SS7
V
DD6
SDRAM9
SDRAM8
V
SS6
V
DD5
SDRAM17
V
SS5
V
SS
IIC
SCLOCK
SDRAM0
SDRAM1
BUF_IN
SDRAM2
SDRAM3
SDRAM17
OE
SDATA
SCLOCK
I2C
I / O
1
PS8141C
01/18/01
产品引脚说明
针
4,5,8,9
13,14,17,18
31,32,35,36
40,41,44,45
21,28
11
38
24
25
符号
SDRAM [ 0-3 ]
SDRAM [ 4-7 ]
SDRAM [ 8-11 ]
SDRAM [ 12-15 ]
SDRAM [ 16- 17 ]
BUF_IN
OE
SDATA
SCLOCK
TYPE
O
O
O
O
O
I
I
I / O
I / O
动力
地
动力
地
版权所有
数量
4
4
4
4
4
1
1
1
1
10
10
1
1
4
德s cription
SDRAM字节0时钟输出
SDRAM字节1时钟输出
SDRAM字节2时钟输出
SDRAM字节3时钟输出
SDRAM的时钟输出反馈可用
输入1-18缓冲区
您好， 所有输出时保持低电平。有>100k
国内
上拉电阻
数据引脚用于I
2
电路。有>100k
内部上拉电阻
时钟引脚I
2
电路。有>100k
内部上拉电阻
对于SDRAM缓存3.3V电源
地面SDRAM缓冲区
因为我3.3V电源
2
电路
地上的我
2
电路
保留为将来修改。未连接
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
PI6C180
1-18精密时钟缓冲器
3,7,12,16,20,
V
DD[0- 9
]
29,33,37,42,46
6,10,15,19,22,
V
SS[0- 9
]
27,30,34,39,43
23
26
1,2,47,48
V
DDIIC
V
SSIIC
NC
OE功能
OE
0
1
SDRAM [ 0-17 ]
您好，
BUF_IN
记
1
2
PI6C180串行配置地图
字节0 ： SDRAM的有效/无效注册
（ 1 =允许， 0 =禁用）
位
第7位
第6位
针＃
18
17
14
13
9
8
5
4
德s cription
SDRAM7
（有效/无效）
SDRAM6
（有效/无效）
SDRAM5
（有效/无效）
SDRAM4
（有效/无效）
SDRAM3
（有效/无效）
SDRAM2
（有效/无效）
SDRAM1
（有效/无效）
SDRAM0
（有效/无效）
注意：
非活动是指输出
保持为低电平，将被禁用
从切换。
PS8141C
01/18/01
注意事项：
1.仅用于测试目的
2.缓冲区是同相
PI6C180我
2
C类地址分配
A6
1
A5
1
A4
0
A3
1
A2
0
A1
0
A0
1
读/写
0
第5位
4位
第3位
第2位
第1位
位0
2
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
PI6C180
1-18精密时钟缓冲器
2线I
2
空调控制
在我
2
C接口允许个人使每个时钟/禁用
输出和测试模式使能。
该PI6C180是从接收器设备。它不能被读回。
子寻址不支持。前面所有字节必须发送
以改变的控制字节之一。
每次穿上SDATA线咬必须是8位长（ MSB在前） ，
跟随一个应答位由接收设备产生。
只有当SCLOCK在正常数据传输SDATA变化
为LOW 。例外：具有对SDATA ，而低过渡
SCLOCK为高电平表示“启动”状态。从低到高
在SDATAwhile SCLOCK转型为高时， “停止”状态
及指示数据传送周期的结束。
每次数据传输开始于一个起始条件和终止
一个停止条件。后一个启动条件的第一个字节总是
7位地址字节后跟一个读/写位。 （ HIGH =读取
处理装置， LOW =写入处理设备） 。如果设备？的
被检测到自己的地址， PI6C180产生确认由
在第九个时钟脉冲拉动SDATA线为低电平，然后接受
下面的数据字节，直到另一个开始或停止条件
检测到。
地址字节的确认之后（D2 ） ，两个
字节必须发送：
1. “命令代码”字节，
2. “字节数”字节。
虽然这两个字节的数据位“不关心”，他们
必须在发送和确认。
字节1 ： SDRAM的有效/无效注册
（ 1 =允许， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
45
44
41
40
36
35
32
31
德s cription
SDRAM15 （法IVE /伊CT IVE ）
SDRAM14 （法IVE /伊CT IVE ）
SDRAM13 （法IVE /伊CT IVE ）
SDRAM12 （法IVE /伊CT IVE ）
SDRAM11 （法IVE /伊CT IVE ）
SDRAM10 （法IVE /伊CT IVE ）
SDRAM9 （法IVE /伊CT IVE ）
SDRAM8 （法IVE /伊CT IVE ）
字节2 ：为可能的未来可选注册
要求（1 =启用， 0 =禁用）
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
28
21
德s cription
SDRAM17 （法IVE /伊CT IVE ）
SDRAM16 （法IVE /伊CT IVE ）
（ Reser美式VED ）
（ Reser美式VED ）
（ Reser美式VED ）
（ Reser美式VED ）
（ Reser美式VED ）
（ Reser美式VED ）
最大额定值
（以上其中有用寿命可能受到损害。对于用户的指引，没有测试。 ）
存储温度................................................ ............. ？ 65 ° C至+ 150°C
环境温度与功耗的应用.............................. -0 ° C至+ 70°C
3.3V电源电压对地电位.............................. -0.5V至+ 4.6V
直流输入电压............................................... ..................... -0.5V至+ 4.6V
注意：
应力大于在最大上市
额定值可能会造成永久性损坏
装置。这是一个额定值只和功能
该器件在这些或任何其他条件操作
上面那些操作说明
本规范的部分将得不到保证。曝光
在绝对最大额定值条件下，其
期间可能会影响其可靠性。
电源电流（V
DD
= + 3.465V ，C
负载
=最大值）。
符号
I
DD
I
DD
I
DD
帕拉梅德
电源电流
电源电流
电源电流
特S T条件
BUF_IN = 0兆赫
BUF_IN = 66.66 MHz的
BUF_IN = 100.0兆赫
M英寸
典型值。
M AX 。
3
230
360
mA
单位
3
PS8141C
01/18/01
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
PI6C180
1-18精密时钟缓冲器
DC操作规范
(V
DD
= + 3.3V ± 5 ％ ，T
A
= 0°C - 70°C)
符号
输入电压
V
IH
V
IL
I
IL
输入高电压
输入低电压
输入漏电流
0℃， V
IN
＆ LT ; V
DD
V
DD
2.0
V
SS
- 0.3
-5
V
DD
+0.3
0.8
+5
mA
V
帕拉梅德
特S T条件
M英寸
M AX 。
单位
V
DD
[0-9] = 3.3V ±5%
V
OH
V
OL
C
OUT
C
IN
L
针
T
A
输出高电压
输出低电压
输出引脚电容
输入引脚电容
引脚电感
环境温度
没有空气流动
0
I
OH
= - 1毫安
I
OL
= 1毫安
2.4
V
0.4
6
pF
5
7
70
nH
°C
SDRAM时钟缓冲器操作规范
符号
I
OHmin
I
OHMAX
I
OLMIN
I
OLmax
t
RH
SDRAM
t
TH
SDRAM
帕拉梅德
上拉电流
上拉电流
下拉电流
下拉电流
输出上升边沿速率
只有SDRAM
输出下降边沿速率
只有SDRAM
特S T条件M在典型值。
V
OUT
= 2.0V
V
OUT
= 3.135V
V
OUT
= 1.0V
V
OUT
= 0.4V
3.3V ±5%
@04V- 2.4V
3.3V ±5%
@2.4V- 0.4V
1.5
1.5
54
53
4
V / ns的
4
- 54
- 46
mA
M AX 。
单位
AC时序
PI6C180A
符号
帕拉梅德
66男赫兹
M英寸
t
SDKP
t
SDKH
t
SDKL
t
SDRISE
t
SDFALL
t
PLH
t
PHL
t
PZL
,t
PZH
t
PLZ
,t
PHZ
占空比
t
SDSKW
SDRAM CLK周期
SDRAM CLK高电平时间
SDRAM CLK低电平时间
SDRAM CLK上升时间
SDRAM CLK下降时间
SDRAM缓存LH传播延迟
SDRAM缓存HL传播延迟
SDRAM缓冲延迟启用
SDRAM缓冲禁用延迟
测量1.5V
SDRAM输出到输出偏斜
15.0
5.6
5.3
1.5
1.5
1.0
1.0
1.0
1.0
45
4.0
4.0
5.0
5.0
8.0
8.0
55
250
M A X 。
15.5
百兆赫兹
M英寸
10 . 0
3.3
3.1
1.5
1.5
1. 0
1.0
1.0
1. 0
45
4.0
4.0
5.0
5.0
8.0
8.0
55
250
M A X 。
10.5
121维护赫兹
M英寸
7.5
1.0
1.0
1.5
1. 5
1.0
1.0
1.0
1.0
45
4.0
V / ns的
4.0
5.0
5.0
ns
8.0
8.0
55
250
%
ps
PS8141C
01/18/01
单位
M AX 。
7.8
ns
4
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
产量
卜FF器
TEST
点
测试负载
PI6C180
1-18精密时钟缓冲器
tSDKP
tSDKH
3.3V
时钟
接口
（ TTL）的
2.4
1.5
0.4
tSDKL
t
SDRISE
t
SDFALL
输入
波形
t
PLH
产量
波形
1.5V
1.5V
t
PHL
1.5V
1.5V
图1.时钟波形
最小和最大期望容性负载
时钟
SDRAM
M英寸载荷M AX 。负载
20
30
单位
pF
注释
SDRAM DIMM规格
注意事项：
1.最大上升/下降时间都保证在规定的最大负载。
2.最小上升/下降时间都保证在规定的最小负载。
3.上升/下降时间都指定用纯容性负载，如图所示。
测试是用并联的附加500Ω电阻器。
设计准则，以降低EMI
1.将串联电阻器和CI电容尽可能靠近于各自的时钟管脚。典型的价值
对于CI是一个10pF 。串联电阻值可以增大以减少EMI提供的上升和下降
时间仍是规定值范围内。
2.最小化??通孔的数量？的时钟痕迹。
3.将时钟走线在连续的地平面以上连续的电源层。避免路由
时钟走线，从平面到平面（参见规则＃ 2 ） 。
4.将时钟信号远离去任何电缆或任何外部连接器的信号。
5
PS8141C
01/18/01
QQ：2880707522 复制
