21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

1

2109876543212109876543210987654321098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6C133-03

133 MHz的时钟发生器

奔腾II / III处理器

特点

??四份CPU时钟@ 133/100 MHz的

?? 8份PCI时钟（同步瓦特/ CPU时钟）

其中包括自由运行PCI时钟。

??一式两份固定频率的3.3V时钟@ 66兆赫

??三个副本APIC时钟@ 16.667兆赫，

同步到CPU时钟

?? 48 MHz时钟一份

??一式两份参考文献。时钟@ 14.13818 MHz的

?? Ref.14.31818 MHz的晶振输入

?? CPU时钟频率选择引脚，用于选择

133 MHz或100 MHz的操作

电源管理控制输入引脚

??支持信实（ RCC ）芯片组

??扩频启用/禁用引脚

?? 56引脚SSOP （V ）封装

描述

该PI6C133 ，低偏移，低抖动的133 MHz的时钟发生器，

是专为满足所有的时钟要求

133兆赫和100兆赫的桌面提供高性能和

低功耗的特性。

2.5V和3.3V的分割电源被用来减少功率

耗，减少噪音，并保证CPU的独立性。

在2.5V电源来供电CPUCLK时钟处理器

模块。 2.5V信号是符合JEDEC标准的8 -X 。该

电路的其余部分是由一个3.3V电源供电。

键的功能，例如电源管理和扩频

功能，完全支持。 PWRDWN ＃信号将关闭所有

内部电路和保持所有输出为低电平状态，从而使

功耗小于100μA 。对于不太严格的功率

要求， CPUSTOP ＃将关闭CPUCLK和3V66输出

瞬间。扩频功能，可以任意关闭

拉SPREAD ＃引脚为高电平状态。

引脚配置

VSS

REF0

REF1

VDD3V

XTAL_IN

XTAL_OUT

VSS

PCICLK_F

PCICLK1

VDD3V

PCICLK2

PCICLK3

VSS

PCICLK4

PCICLK5

VDD3V

PCICLK6

PCICLK7

VSS

VSS

3V66_0

3V66_1

VDD3V

VSS

NC

NC

VDD3V

SEL133/100#

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

56

55

54

53

52

51

50

49

48

VDD2V

APIC2

APIC1

APIC0

VSS

VDD2V

NC

NC

VSS

2.5V

供应

VDD2V

CPUCLK3

CPUCLK2

VSS

VDD2V

CPUCLK1

CPUCLK0

VSS

VDD3V

VSS

PCISTOP ＃

CPUSTOP ＃

PWRDWN ＃

SPREAD ＃

SEL1

SEL0

VDD3V

48MHz

VSS

框图

XTAL_IN

XTAL_OUT

REF

OSC

2

文献[ 0 ： 1 ]

3

APIC [0： 2]

56-Pin

V

46

45

44

43

42

41

40

39

38

37

36

35

34

33

32

31

30

29

47

SEL0,1

SPREAD ＃

SEL100/33#

PLL1

CPUSTOP ＃

DIV

PCISTOP ＃

4

CPUCLK [0：3 ]

7

PCICLK [1： 7]

PWRDWN ＃

DIV

PLL2

PCICLK_F

2

3V66MHz

48MHz

350

PS8415

07/23/99

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

133 MHz的时钟发生器

奔腾II / III处理器

PI6C133-03

引脚说明

针

2,3

5

6

8

9,11,12,14,15,17,18

21,22

28

30

32,33

34

35

36

37

41,42,45,46

符号

文献[ 0 ： 1 ]

XTAL_IN

XTAL_OUT

PCICLK_F

PCICLK [ 1-7 ]

3V66 [0- 1]

SEL133/100#

48MHz

SEL [ 0-1 ]

SPREAD ＃

PWRDWN ＃

CPUSTOP ＃

PCISTOP ＃

CPUCLK [ 0-3 ]

I / O

O

I

O

O

O

O

I

O

I

I

I

I

I

O

泛德s cription

3.3V 14.318 MHz的时钟输出

14.318 MHz的晶振输入

14.318 MHz的晶振输出

3.3V自由运行PCI时钟

3.3V PCI时钟输出

3.3V固定的66 MHz的时钟输出

3.3 LVTTL兼容的输入为133 MHz或100 MHz的CPU输出。

H = 133 MHz的L = 100 MHz的

3.3V固定的48 MHz的时钟输出

3.3 LVTTL兼容的输入逻辑选择功能

3.3 LVTTL兼容的输入。当保持低电平使扩频模式

3.3 LVTTL兼容的输入。器件进入掉电模式时保持低电平

3.3 LVTTL兼容的输入。停止所有CPUCLK和3V66时钟

当保持低电平。

3.3 LVTTL兼容的输入。停止所有PCI时钟除外PCICLK_F

当保持低电平。

2.5V主机总线时钟输出。 133 MHz或100 MHz的视状态

SEL133/100#.

2.5V输出时钟运行的鸿沟synchonous与CPU

（主机总线）时钟频率。固定的16.67 MHz的限制。

如果CPU = 133兆赫， APIC = CPU / 8

如果CPU = 100兆赫， APIC = CPU / 6

53,54,55

APIC [ 0-2 ]

O

4,10,16,23,27,31,39

1,7,13,19,20,24,29

38,40,44,48,52

43,47,51,56

25,26,49,50

V

DD

3V

V

SS

V

DD

2V

NC

3.3V

3.3V电源

动力

V

SS

地

2.5V

2.5V电源

动力

未使用

351

PS8415

07/23/99

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

133 MHz的时钟发生器

奔腾II / III处理器

PI6C133-03

APIC和PCI时钟输出必须同步与CPUCLK

PCICLK输出CPUCLK的轨道非常接近。该CPUCLKs引领PCICLKs 1.5 - 4.0ns与假设他们满载

适当的负荷。 PCICLK的频率固定为33.33MHz 。 PCICLK是CPUCLK除以4 @ 133.33MHz ，或CPUCLK

三@ 100.0 MHz的划分。

APIC的时钟现在同步与CPUCLK的输出。该IOAPIC电压跟踪主机总线也就有了最大

频率16.67 MHz的。 APIC时钟将通过将输出CPUCLK八时，主机总线为133.33 MHz的导出，并

六，当主机总线为100 MHz 。在20pF的最大设备负载4.0ns - APIC时钟将滞后于主机总线时钟1.5 。

PI6C133-03选择功能

SEL133/100#

0

0

0

0

1

1

1

1

SEL1

0

0

1

1

0

0

1

1

SEL0

0

1

0

1

0

1

0

1

功能

所有输出三态

（保留）

活跃的100兆赫， 48兆赫PLL不活跃

活跃的100兆赫， 48兆赫PLL活跃

测试模式

（保留）

有源的133 MHz ， 48 MHz的PLL不活跃

有源的133 MHz ， 48 MHz的PLL活跃

PI6C133-03真值表

SEL

133/100#

0

0

0

0

1

1

1

1

SEL1 SEL0

0

0

1

1

0

0

1

1

0

1

0

1

0

1

0

1

中央处理器

您好，

不适用

100兆赫

100兆赫

TCLK/2

不适用

133兆赫

133兆赫

3V66

您好，

不适用

66兆赫

66兆赫

TCLK/4

不适用

66兆赫

66兆赫

PCI

您好，

不适用

33兆赫

33兆赫

TCLK/8

不适用

33兆赫

33兆赫

48男赫兹

您好，

不适用

您好，

48兆赫

TCLK/2

不适用

您好，

48兆赫

REF

您好，

不适用

14.318兆赫

14.318兆赫

TCLK

不适用

14.318兆赫

14.318兆赫

APIC

您好，

不适用

16.67 MHz的

16.67 MHz的

TCLK/16

不适用

16.67 MHz的

16.67 MHz的

2

3,6,7

2

3,6,7

4,5

注释

1

注意事项：

1.所需的板级??钉床？测试。

2. 48 MHz的PLL禁用，以减少元件抖动。

48MHz的输出保持赫兹，而不是驱动到低状态。

3. “正常”的运作模式。

4. TCLK是一个测试时钟测试模式在驱动上XTAL_IN输入。 TCLK模式是基于133兆赫

CPU的选择逻辑。

5.对于DC输出阻抗验证。

6.范围允许的基准频率分= 14.316名义= 14.31818 MHz的最大值= 14.32兆赫。

48兆赫7.频率精度必须是+ 167PPM ，以配合USB默认值。

352

PS8415

07/23/99

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

133 MHz的时钟发生器

奔腾II / III处理器

PI6C133-03

掉电控制器提供被锁存一个信号

它自己的PCI时钟的副本。

时钟序列始终可以保证充分的时钟时序参数

该系统后，已初步通电时，除非另有说明。

在使用PWRDWN ＃电和断电操作

选择引脚，局部时钟不准，所有时钟定时

参数满足除以下情况：第一个时钟脉冲

出来的时钟停止状态可能会稍微变形

因为其它的时钟网络的充电要求：它是还

了解电路板布线和信号加载有一个大的

在初始时钟失真的影响。

V

DD

3V掉电去除

该PI6C133-03设备符合下列要求

允许跨多个平台普遍采用的设计。

为了允许多个设备在平台上分享电压调整

器，该PI6C133-03允许从V拆除电源

DD

3V

下面具体条件期间电压引脚。 （泄漏

从V电流

DD

3V和V

DD

2V引脚不得违反

现有断电＃规格。）

要掉电模式：

1.发出的PWRDWN ＃信号给PI6C133-03 。

2.从PI6C133-03的3.3V引脚的电源。

3. PI6C133-03的所有输入引脚都将被或者断电

或驱动到接地。

4. V

DD

3电源平面将被拉至或排放到<为250mV 。

5. 2.5V的引脚都在2.5V保持供电。

恢复供电：

1.将3.3V至PI6C133-03 。

2.等待200-2000ms 。

3.去断言PWRDWN ＃信号。

4.等待1毫秒比为设备指定的锁定时间更长。

5.继续运行正常

PI6C133-03时钟使能配置

CPUSTOP ＃

X

0

0

1

1

PWRDWN ＃

0

1

1

1

1

PCISTOP ＃

X

0

1

0

1

CPUCLK

LO W

LO W

LO W

ON

ON

APIC

LO W

ON

ON

ON

ON

3V66

LO W

LO W

LO W

ON

ON

PCI

LO W

LO W

ON

LO W

ON

PCI_F

LO W

ON

ON

ON

ON

REF ， 48男赫兹

LO W

ON

ON

ON

ON

OS C

FF

ON

ON

ON

ON

压控振荡器

FF

ON

ON

ON

ON

注意事项：

1.低意味着保持静态低至每如下要求延迟输出。

2，灯亮表示处于活动状态。

3. PWRDWN ＃拉低，影响所有的输出，包括REF和48 MHz的输出。

4.所有3V66以及所有CPU的时钟应停止清洁时CPUSTOP ＃被拉低。

5. APIC （REF） 48兆赫的信号不是由CPUSTOP ＃的功能控制，并且

除了PWRDWN ＃ = LOW所有条件都允许所有。

353

PS8415

07/23/99

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

133 MHz的时钟发生器

奔腾II / III处理器

PI6C133-03

PI6C133-03电源管理要求

信号

信号状态

0（禁用）

1 （启用）

0（禁用）

1 （启用）

1 （正常系统操作）

0 （断电）

晚NCY

的PCICLK的RIS ING DGE s否

1

1

1

1

3ms

2最大。

CPUSTO P＃

PCISTO P＃

PWRDWN ＃

注意事项：

1.时钟开/关等待时间的自由运行PCICLKs上升沿的数量来定义

之间的时钟禁用变低/高的第一个有效时钟散发出来的设备。

2.启动等待时间，当PWRDWN ＃变inactve （高）到第一个有效时钟时，

从装置被驱动。

CPUSTOP ＃是输入到时钟合成器。它是用来关闭CPU和3V66时钟为低功耗操作。 CPUSTOP ＃

是异步置位由外部时钟控制逻辑与自由运行的PCI时钟的上升缘（并且因此CPU时钟）

并且必须在内部同步到外部PCI_F输出。所有其它时钟会继续运行，而CPU的时钟被禁止。

在CPU时钟必须始终被停止的状态为低，并以这样的方式启动，以保证在高脉冲宽度为一个完整的脉冲。

在PCI_F只有一个上升沿被允许

后的时钟控制逻辑切换为CPU和3V66输出成为

启用/禁用。

CPUCLK

（内部）

（内部）

PCICLK

CPUSTOP ＃

PCISTOP ＃ = H

PWRDWN ＃ = H

PCI_REF

（外部）

CPUCLK

（外部）

（外部）

3V66

PI6C133-03 CPUSTOP ＃时序图

注意事项：

1.所有内部定时是参照CPUCLK的

2.内部标签装置的芯片内部，只是一个参考。这实际上可能不是这样，该控制设计。

3. CPUSTOP ＃信号是，必须作出同步释放运行PCI_F的输入信号

4. 3V66时钟也停止/启动前

5. PWRDWN ＃和PCISTOP ＃显示在一个高的状态。

如图6所示。图相对于133兆赫。类似的操作时， CPU为100 MHz 。

354

PS8415

07/23/99