21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
PI6C1201
精密时钟发生器,激光打印机
引脚说明
针
1
名字
X1/ICLK
描述
水晶,或者输入外部时钟源。
该引脚被连接到晶体或可以用于
输入外部参考频率。当连接到一个晶体,一个33 pF的(典型值)电容应
从这个引脚连接到地面。当由外部时钟驱动没有必要为一个电容器。
CRYSTAL 。输出环形振荡器。
该引脚通常应该有一个22 pF电容到地
与晶体使用时。对于微调晶振频率,此电容可从15修剪
pF到33 pF的。如果X 1是由一个外部时钟源来驱动,没有必要为一个电容器。
数字地
选择VCO /水晶倍率。
这些引脚可以随时动态地改变(不
在主动成像推荐) 。这些输入必须连接到高电平/低电平或驱动积极
保证在设定保持有效。请参考表2以获取更多信息。这些引脚
内部上拉电阻。
数字的Vcc
模拟地
输出使能。
当拉高,该引脚将使PCLK和BDOUT输出。当
被拉为低电平时,这些引脚处于三态。该引脚具有内部上拉电阻。
模拟的Vcc
输出分辨率选择。
用来设置最后点分辨率。通过这些引脚设定的分频比
在所有的设计紧密排列的同步输出,以消除毛刺,并允许动态变化
输出时钟点分辨率的频率在每行的基础。这些引脚只能在改变
BD # (束检测)活动的时间间隔。该信号应在外部锁存的至少一个或2个PCLK
周期之前, BD #去激活,以保证内部锁存器的建立和保持时间。 R0允许单针
控制为1/4或1/8模式(假设R 1和R 2 = 1) 。请参阅表1以获取更多信息。
这些引脚具有内部上拉电阻。
束检测输出极性:
该引脚用于设置BDOUT输出(引脚15)的极性。
当该引脚为低电平时, BDOUT极性为高电平有效。当该引脚为高电平时, BDOUT
极性为低电平有效。该引脚拉高内部。
束检测输出。
该引脚标志着一个新行的开始发生同步后。该
BDOUT信号将变为有源当输入BD #信号被检测和同步。的宽度
此脉冲取决于VCO频率和当前的PCLK设置。请参阅
有关其他信息,时序图。 BDOUT的极性可以通过BDOPOL被控制(销
14)和宽度可以通过BDOWID ( ·Pin20 )被设置为1或2个PCLK 。 BDOUT可三态的OE
引脚。 BDOUT有12毫安平衡驱动CMOS输出。
束检测输入的引擎。
驱动该管脚上的发动机信号表示结束(或
开头的行中)已被检测到。由于该信号通常是一个异步选通,这应用于主动
低
边沿敏感
输入是非常稳性。该输入具有TTL兼容的输入
阈值与迟滞。该引脚具有内部上拉电阻。
数字地
像素时钟输出。
该引脚的输出频率是晶体(或输入时钟)的函数
频率(预缩放到
÷2),
乘法比率SEL设置为( 0-2 )和载最后的分频比
R( 0-2) : PCLK =水晶×( 1/2 )×[ 32 ,16,或8通过SEL所定义的(0-1) ]通过如受控×( 1/8或1/4的
R0 - 假定R1 = R2 = 1)。这个输出可以被glitchlessly同步至外部异步
事件被断言BD #输入。比对的最小不确定性的外部事件是
由VCO时钟的宽度来控制。请参考时序图获取更多信息。
该PCLK输出可三态OE引脚。该引脚具有12毫安平衡驱动CMOS输出。
数字地
束检测输出宽度:
该引脚用于设置BDOUT输出(引脚15)的宽度。当
此引脚为低电平时, BDOUT宽度为2个PCLK周期。当该引脚为高电平时, BDOUT宽度
1个PCLK周期。该引脚具有内部上拉电阻。
2
X2
4
3, 5, 6
GND
SEL(0-2)
7
8
9
10
11,
12, 13
VCC
AGND
OE
AVCC
R(0-2)
14
BDOPOL
15
BDOUT
16
BD #
17
18
GND
PCLK
19
20
GND
BDOWID
183
PS7044G 97年6月2日