21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6C103

精密时钟合成器

移动PC

特点

两个副本的CPU时钟

100 MHz或66.6 MHz运行

六份PCI时钟（同步于CPU时钟）

两个副本REF时钟@ 14.31818 MHz的

48 MHz的一个副本

可选择48/24 MHz的一个副本

电源管理控制输入引脚

孤立的核心V

DD

, V

SS

引脚降噪

28引脚SSOP （ H）和TSSOP （L ）封装

SSC选项：

设备

PI6C103

PI6C103-05

PI6C103-06

66兆赫

0.67%

1.35%

1.79%

100兆赫

0.65%

1.35%

1.79%

描述

该PI6C103是一个高速，低噪声的时钟发生器的设计

与PI6C18X时钟缓冲器工作，以满足所有的需要的时钟

对于移动式英特尔架构平台。系统时钟频率

66.6兆赫和100兆赫的支持。

3.3V和2.5V的分离电源使用。在3.3V电源

权力以外的所有CPU时钟。在2.5V电源

用于电力CPUCLK的输出。 2.5V信号如下JEDEC

标准8 -X 。 3.3V和2.5V电源的上电顺序是

不是必需的。

异步PWR_DWN ＃信号可以用于有序

断电（或向上）系统。的CPU和PCI时钟也可以是

由CPU_STOP ＃和PCI_STOP ＃信号停止。

该PI6C103包含了扩频功能，只

时钟是同步的CPU时钟（ CPU和PCI时钟） 。

框图

XTAL_IN

XTAL_OUT

REF

OSC

2

引脚配置

REF

[0:1]

V

SS

XTAL_IN

XTAL_OUT

PCICLK_F

PCICLK1

PCICLK2

V

SS

V

DD

PCICLK3

PCICLK4

PCICLK5

V

DD

48兆赫

48-24MHz/TS#

1

2

3

4

5

6

7

8

9

10

11

12

13

14

28

27

26

25

24

23

22

21

20

19

18

17

16

15

V

DD

REF1/SEL48#

REF0/Spread#

V

DD

2

CPUCLK0

CPUCLK1

V

SS

2

V

SS

PCI_STOP ＃

V

DD

CPU_STOP ＃

PWR_DWN ＃

SEL100/66#

V

SS

SPREAD ＃

SEL100/66#

PLL1

DIV

CPU_STOP ＃

2

CPUCLK

[0:1]

PCICLK

[1:5]

PCICLK_F

5

PCI_STOP ＃

28-Pin

H，L

PWR_DWN ＃

TS ＃

48兆赫

PLL2

÷2

SEL48#

MUX

48/24 MHz的

222

PS8315-2

04/08/99

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6C103

精密时钟合成器适用于移动PC

引脚说明

28引脚包年龄

针

2

3

4

5,6,9,10,11

13

14

16

17

18

20

23,24

26

数量。

1

1

1

5

1

1

1

1

1

1

2

1

TYPE

输入

本安输出

本安输出

本安输出

本安输出

符号

XTAL_IN

XTAL_O UT

PCICLK _F

14.318 MHz的晶振输入

14.318 MHz的晶振输出

3.3V自由运行PCI时钟输出

电子旗下cription

PCICLK [ 1-5 ] 3.3V PCI时钟输出

48MHz

3.3V 48MHz的时钟输出

3.3V 48或24MHz输出您好， Z状态捆扎选项

(2,5)

表带低=输入您好， Z状态模式下进行测试，带高= N ormal操作

选择启用100 MHz或66 MHz的CPU时钟

(5)

H = 100 MHz时， L = 66兆赫

器件进入掉电模式时， LO W5

当低，停在LO W态的CPU时钟

当信号LO W，停在LO W态的所有PCI时钟除了PCICLK _F输出

(5)

48-安输出的24MHz / TS ＃

输入

输入

输入

输入

本安输出

本安输出

SEL100/66#

PWR_DWN ＃

CPU_STO P＃

PCI_STO P＃

CPUCLK [ 1 0 ] 2.5V的CPU时钟输出

3.3V 14.318 MHz参考时钟输出和供电扩频

使表带的选择

(3,5)

REF0/Spread#

表带低=扩频时钟使能

表带高=扩频时钟禁用

3.3V 14.318 MHz参考时钟输出和供电的48/24 MHz的

选择带option4,5

REF1/SEL48#

当straped LO W引脚14输出= 48 MHz的

引脚14输出= 24 MHz的时绑高

V

DD

V

S S

V

DD2

V

SS2

3.3V电源

3.3V地面

2.5V电源

2.5V地面

27

8,12,19,28

1,7,15,21

25

22

注意事项：

1

1

本安输出

动力

动力

1

1

动力

动力

1. V

DD

和V

SS

在上表中的名称反映了一个可能的内部电源和地分区，以减少对性能的内部噪声的影响

该装置。在现实中，该平台将具有相同的电压V配置

DD

引脚连接到公共电源和所有V

SS

针是常见的。

在V

DD

/V

SS

命名约定以上做是为了显示如何在引出线由于需要分离的所有信号占主导地位。

2.输出频率在这个引脚是依赖于电源上的48 MHz的输出魁梧的选择引脚27上电时绑低，

和24 MHz的输出高绑的时候。该引脚也可作为Hi-Z状态在上电配置魁梧的选择。上电过程中，

该PI6C103将样品在该引脚上的值。绑LOW为高阻态模式和高正常运行。

3.这是一个双功能引脚。上电过程中，所有的时钟输出被禁止，而PI6C103将采样扩频启用/禁用捆扎机

选项。在紧张的值锁存器后，所有的时钟输出将同时启用，该引脚将成为一个14.318 MHz的参考时钟

输出。上电延时需要小于3ms的电源电压稳定之后。

4.这是一个双功能引脚。上电过程中，所有的时钟被禁止，并且PI6C103将采样SEL48 ＃捆扎选项。后绑

值的锁存器，所有的时钟输出将同时启用，该引脚将成为又一个14.318 MHz参考时钟输出。上电

关于等待时间需要小于3ms的电源电压稳定之后。

5.内部上拉有50kΩ的电阻器min.value 。

223

PS8315-2

04/08/99

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6C103

精密时钟合成器适用于移动PC

选择功能

SEL100/66#

0

1

CPUCLK [0：1 ]

66兆赫

100兆赫

功能说明

TS ＃

0

1

功能

电子旗下cription

您好，

正常

输出

中央处理器

您好，

100/66兆赫

PCI ， PCI_ F

您好，

33兆赫

REF

您好，

14.318兆赫

48/24M

您好，

48/24 MHz的

48M

您好，

48兆赫

时钟使能配置

CPU_STOP ＃

X

0

0

1

1

PCI_STOP ＃

X

0

1

0

1

PWR_D WN ＃

0

1

1

1

1

CPUCLK

[0:1]

低

低

低

100/66兆赫

100/66兆赫

PCICLK

PCICLK_F

[1:5]

低

低

33兆赫

低

33兆赫

低

33兆赫

33兆赫

33兆赫

33兆赫

行吟诗人

钟

停止

运行

运行

运行

运行

CRYS TAL

关闭

运行

运行

运行

运行

VCO的

关闭

运行

运行

运行

运行

48M赫兹

关闭

运行

运行

运行

运行

224

PS8315-2

04/08/99

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6C103

精密时钟合成器适用于移动PC

电源管理时间

信号

CPU_STOP ＃

信号状态

0（禁用）

1 （启用）

PCI_STOP ＃

0（禁用）

1 （启用）

PWR_DWN ＃

1（正常操作）

0 （断电）

晚NCY

对FRE电子RIS ING DGE正在竞选PCICLK号

1

1

1

1

3ms

2最大。

注意事项：

1.时钟开/关延迟被定义为自由运行PCICLKs上升沿数

当时钟禁用变低/高当第一个有效时钟问世间

该设备。

2.电延时是指从PWR_DWN ＃变为无效（高）当第一个有效

时钟从设备驱动。

CPU_STOP ＃是用于关闭在CPU时钟为低功耗操作的输入信号。 CPU_STOP ＃是断言异步

通过用自由运行的PCI时钟的上升边缘的外部时钟控制逻辑和内部同步到外部

PCICLK_Foutput 。所有其他时钟继续运行，而CPU的时钟被禁止。 CPU的时钟永远停止在一个低

状态，并开始保证高脉冲宽度是一个完整的脉冲。在潜伏期CPU时钟为2或3个CPU时钟和CPU时钟

关的延迟是2或3个CPU时钟。

CPUCLK

（内部）

（内部）

CPUCLK

（自由运行）

PCICLK_F

CPU_STOP ＃

PCI_STOP ＃

PWR_DWN ＃

CPUCLK

（外部）

CPU_STOP ＃时序图

注意事项：

1.所有时序参考的CPUCLK 。

2.内部标签装置的芯片内部，只是一个参考。这实际上可能不是这样的

控制的目的。

3 CPU_STOP ＃是，必须作出同步于自由运行PCI_F输入信号。

4.接通/断开延迟图中所示为2个CPU时钟。

5.所有其他时钟继续运行不受干扰。

6. PWR_DWN ＃ ， PCI_STOP ＃显示在一个高的状态。

如图7，图相对于66兆赫。类似的操作， CPU = 100兆赫。

225

PS8315-2

04/08/99

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6C103

精密时钟合成器适用于移动PC

PCI_STOP ＃是用于关闭PCI时钟为低电平的输入信号

功率运行。 PCI的时钟都停在低状态，并开始

CPUCLK

（内部）

（内部）

以保证全高脉冲宽度。只有一个上升

时钟控制逻辑后，外部PCICLK的边缘。

PCICLK

（自由运行）

PCICLK_F

CPU_STOP ＃

PCI_STOP ＃

PWR_DWN ＃

（外部）

PCICLK

注意事项：

1.所有时序参考的CPUCLK 。

2. PCI_STOP ＃信号是一个输入信号，该信号必须进行同步以PCI_F输出。

3内部是指在芯片内部。

4.所有其他时钟continiue运行不受干扰。

5. PWR_DWN ＃ CPU_STOP ＃显示在一个高的状态。

如图6所示。图相对于66兆赫。类似的操作， CPU = 100兆赫。

PCI_STOP ＃时序图

该PWR_DWN ＃是用来放置设备的功耗非常低

状态。 PWR_DWN ＃是一个异步的低电平有效的输入。国内

之后，该设备被置于关断模式下时钟停止。

CPUCLK

（内部）

（内部）

电源接通延迟小于3毫秒。 PCI_STOP ＃和

CPU_STOP ＃是??唐??吨问津？在掉电操作。

在REF时钟尽快停止在低状态。

PCICLK

PWR_DWN ＃

CPUCLK

（外部）

（外部）

PCICLK

VCO

水晶

注意事项：

1.所有时序参考的CPUCLK 。

2.内部标签装置的芯片内部，只是一个参考。

3. PWR_DWN ＃是一个异步输入，亚稳条件可能存在。的信号的部分内是同步的。

4.对VCO和水晶信号的阴影部分表示一个有效时钟。

显示问心无愧就图5至66兆赫。类似的操作， CPU为100 MHz的。

PWR_DWN ＃时序图

226

PS8315-2

04/08/99

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6C103

精密时钟合成器

移动PC

特点

两个副本的CPU时钟

100 MHz或66.6 MHz运行

六份PCI时钟（同步于CPU时钟）

两个副本REF时钟@ 14.31818 MHz的

48 MHz的一个副本

可选择48/24 MHz的一个副本

电源管理控制输入引脚

孤立的核心V

DD

, V

SS

引脚降噪

28引脚SSOP （ H）和TSSOP （L ）封装

SSC选项：

设备

PI6C103

PI6C103-05

PI6C103-06

66兆赫

0.67%

1.35%

1.79%

100兆赫

0.65%

1.35%

1.79%

描述

该PI6C103是一个高速，低噪声的时钟发生器的设计

与PI6C18X时钟缓冲器工作，以满足所有的需要的时钟

对于移动式英特尔架构平台。系统时钟频率

66.6兆赫和100兆赫的支持。

3.3V和2.5V的分离电源使用。在3.3V电源

权力以外的所有CPU时钟。在2.5V电源

用于电力CPUCLK的输出。 2.5V信号如下JEDEC

标准8 -X 。 3.3V和2.5V电源的上电顺序是

不是必需的。

异步PWR_DWN ＃信号可以用于有序

断电（或向上）系统。的CPU和PCI时钟也可以是

由CPU_STOP ＃和PCI_STOP ＃信号停止。

该PI6C103包含了扩频功能，只

时钟是同步的CPU时钟（ CPU和PCI时钟） 。

框图

XTAL_IN

XTAL_OUT

REF

OSC

2

引脚配置

REF

[0:1]

V

SS

XTAL_IN

XTAL_OUT

PCICLK_F

PCICLK1

PCICLK2

V

SS

V

DD

PCICLK3

PCICLK4

PCICLK5

V

DD

48兆赫

48-24MHz/TS#

1

2

3

4

5

6

7

8

9

10

11

12

13

14

28

27

26

25

24

23

22

21

20

19

18

17

16

15

V

DD

REF1/SEL48#

REF0/Spread#

V

DD

2

CPUCLK0

CPUCLK1

V

SS

2

V

SS

PCI_STOP ＃

V

DD

CPU_STOP ＃

PWR_DWN ＃

SEL100/66#

V

SS

SPREAD ＃

SEL100/66#

PLL1

DIV

CPU_STOP ＃

2

CPUCLK

[0:1]

PCICLK

[1:5]

PCICLK_F

5

PCI_STOP ＃

28-Pin

H，L

PWR_DWN ＃

TS ＃

48兆赫

PLL2

÷2

SEL48#

MUX

48/24 MHz的

222

PS8315-2

04/08/99

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6C103

精密时钟合成器适用于移动PC

引脚说明

28引脚包年龄

针

2

3

4

5,6,9,10,11

13

14

16

17

18

20

23,24

26

数量。

1

1

1

5

1

1

1

1

1

1

2

1

TYPE

输入

本安输出

本安输出

本安输出

本安输出

符号

XTAL_IN

XTAL_O UT

PCICLK _F

14.318 MHz的晶振输入

14.318 MHz的晶振输出

3.3V自由运行PCI时钟输出

电子旗下cription

PCICLK [ 1-5 ] 3.3V PCI时钟输出

48MHz

3.3V 48MHz的时钟输出

3.3V 48或24MHz输出您好， Z状态捆扎选项

(2,5)

表带低=输入您好， Z状态模式下进行测试，带高= N ormal操作

选择启用100 MHz或66 MHz的CPU时钟

(5)

H = 100 MHz时， L = 66兆赫

器件进入掉电模式时， LO W5

当低，停在LO W态的CPU时钟

当信号LO W，停在LO W态的所有PCI时钟除了PCICLK _F输出

(5)

48-安输出的24MHz / TS ＃

输入

输入

输入

输入

本安输出

本安输出

SEL100/66#

PWR_DWN ＃

CPU_STO P＃

PCI_STO P＃

CPUCLK [ 1 0 ] 2.5V的CPU时钟输出

3.3V 14.318 MHz参考时钟输出和供电扩频

使表带的选择

(3,5)

REF0/Spread#

表带低=扩频时钟使能

表带高=扩频时钟禁用

3.3V 14.318 MHz参考时钟输出和供电的48/24 MHz的

选择带option4,5

REF1/SEL48#

当straped LO W引脚14输出= 48 MHz的

引脚14输出= 24 MHz的时绑高

V

DD

V

S S

V

DD2

V

SS2

3.3V电源

3.3V地面

2.5V电源

2.5V地面

27

8,12,19,28

1,7,15,21

25

22

注意事项：

1

1

本安输出

动力

动力

1

1

动力

动力

1. V

DD

和V

SS

在上表中的名称反映了一个可能的内部电源和地分区，以减少对性能的内部噪声的影响

该装置。在现实中，该平台将具有相同的电压V配置

DD

引脚连接到公共电源和所有V

SS

针是常见的。

在V

DD

/V

SS

命名约定以上做是为了显示如何在引出线由于需要分离的所有信号占主导地位。

2.输出频率在这个引脚是依赖于电源上的48 MHz的输出魁梧的选择引脚27上电时绑低，

和24 MHz的输出高绑的时候。该引脚也可作为Hi-Z状态在上电配置魁梧的选择。上电过程中，

该PI6C103将样品在该引脚上的值。绑LOW为高阻态模式和高正常运行。

3.这是一个双功能引脚。上电过程中，所有的时钟输出被禁止，而PI6C103将采样扩频启用/禁用捆扎机

选项。在紧张的值锁存器后，所有的时钟输出将同时启用，该引脚将成为一个14.318 MHz的参考时钟

输出。上电延时需要小于3ms的电源电压稳定之后。

4.这是一个双功能引脚。上电过程中，所有的时钟被禁止，并且PI6C103将采样SEL48 ＃捆扎选项。后绑

值的锁存器，所有的时钟输出将同时启用，该引脚将成为又一个14.318 MHz参考时钟输出。上电

关于等待时间需要小于3ms的电源电压稳定之后。

5.内部上拉有50kΩ的电阻器min.value 。

223

PS8315-2

04/08/99

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6C103

精密时钟合成器适用于移动PC

选择功能

SEL100/66#

0

1

CPUCLK [0：1 ]

66兆赫

100兆赫

功能说明

TS ＃

0

1

功能

电子旗下cription

您好，

正常

输出

中央处理器

您好，

100/66兆赫

PCI ， PCI_ F

您好，

33兆赫

REF

您好，

14.318兆赫

48/24M

您好，

48/24 MHz的

48M

您好，

48兆赫

时钟使能配置

CPU_STOP ＃

X

0

0

1

1

PCI_STOP ＃

X

0

1

0

1

PWR_D WN ＃

0

1

1

1

1

CPUCLK

[0:1]

低

低

低

100/66兆赫

100/66兆赫

PCICLK

PCICLK_F

[1:5]

低

低

33兆赫

低

33兆赫

低

33兆赫

33兆赫

33兆赫

33兆赫

行吟诗人

钟

停止

运行

运行

运行

运行

CRYS TAL

关闭

运行

运行

运行

运行

VCO的

关闭

运行

运行

运行

运行

48M赫兹

关闭

运行

运行

运行

运行

224

PS8315-2

04/08/99

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6C103

精密时钟合成器适用于移动PC

电源管理时间

信号

CPU_STOP ＃

信号状态

0（禁用）

1 （启用）

PCI_STOP ＃

0（禁用）

1 （启用）

PWR_DWN ＃

1（正常操作）

0 （断电）

晚NCY

对FRE电子RIS ING DGE正在竞选PCICLK号

1

1

1

1

3ms

2最大。

注意事项：

1.时钟开/关延迟被定义为自由运行PCICLKs上升沿数

当时钟禁用变低/高当第一个有效时钟问世间

该设备。

2.电延时是指从PWR_DWN ＃变为无效（高）当第一个有效

时钟从设备驱动。

CPU_STOP ＃是用于关闭在CPU时钟为低功耗操作的输入信号。 CPU_STOP ＃是断言异步

通过用自由运行的PCI时钟的上升边缘的外部时钟控制逻辑和内部同步到外部

PCICLK_Foutput 。所有其他时钟继续运行，而CPU的时钟被禁止。 CPU的时钟永远停止在一个低

状态，并开始保证高脉冲宽度是一个完整的脉冲。在潜伏期CPU时钟为2或3个CPU时钟和CPU时钟

关的延迟是2或3个CPU时钟。

CPUCLK

（内部）

（内部）

CPUCLK

（自由运行）

PCICLK_F

CPU_STOP ＃

PCI_STOP ＃

PWR_DWN ＃

CPUCLK

（外部）

CPU_STOP ＃时序图

注意事项：

1.所有时序参考的CPUCLK 。

2.内部标签装置的芯片内部，只是一个参考。这实际上可能不是这样的

控制的目的。

3 CPU_STOP ＃是，必须作出同步于自由运行PCI_F输入信号。

4.接通/断开延迟图中所示为2个CPU时钟。

5.所有其他时钟继续运行不受干扰。

6. PWR_DWN ＃ ， PCI_STOP ＃显示在一个高的状态。

如图7，图相对于66兆赫。类似的操作， CPU = 100兆赫。

225

PS8315-2

04/08/99

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6C103

精密时钟合成器适用于移动PC

PCI_STOP ＃是用于关闭PCI时钟为低电平的输入信号

功率运行。 PCI的时钟都停在低状态，并开始

CPUCLK

（内部）

（内部）

以保证全高脉冲宽度。只有一个上升

时钟控制逻辑后，外部PCICLK的边缘。

PCICLK

（自由运行）

PCICLK_F

CPU_STOP ＃

PCI_STOP ＃

PWR_DWN ＃

（外部）

PCICLK

注意事项：

1.所有时序参考的CPUCLK 。

2. PCI_STOP ＃信号是一个输入信号，该信号必须进行同步以PCI_F输出。

3内部是指在芯片内部。

4.所有其他时钟continiue运行不受干扰。

5. PWR_DWN ＃ CPU_STOP ＃显示在一个高的状态。

如图6所示。图相对于66兆赫。类似的操作， CPU = 100兆赫。

PCI_STOP ＃时序图

该PWR_DWN ＃是用来放置设备的功耗非常低

状态。 PWR_DWN ＃是一个异步的低电平有效的输入。国内

之后，该设备被置于关断模式下时钟停止。

CPUCLK

（内部）

（内部）

电源接通延迟小于3毫秒。 PCI_STOP ＃和

CPU_STOP ＃是??唐??吨问津？在掉电操作。

在REF时钟尽快停止在低状态。

PCICLK

PWR_DWN ＃

CPUCLK

（外部）

（外部）

PCICLK

VCO

水晶

注意事项：

1.所有时序参考的CPUCLK 。

2.内部标签装置的芯片内部，只是一个参考。

3. PWR_DWN ＃是一个异步输入，亚稳条件可能存在。的信号的部分内是同步的。

4.对VCO和水晶信号的阴影部分表示一个有效时钟。

显示问心无愧就图5至66兆赫。类似的操作， CPU为100 MHz的。

PWR_DWN ＃时序图

226

PS8315-2

04/08/99