PI2EQX3202
的3.2Gbps ， 4差分通道，串行重新驱动
与内置均衡&去加重
特点
支持数据传输速率高达3.2Gbps的每个车道
可调节的发射机去加重&幅度
可调接收机均衡
两种扩频参考时钟缓冲器输出
100Ω差分CML的I / O
低功耗（ 100mW的每通道）
待机模式 - 掉电状态
V
CC
经营范围： 1.8V +/- 0.1V
包装（无铅&绿色） ：
- 84球LFBGA
描述
百利通半导体公司的PI2EQX3202是一款低功耗，信号
转接驱动器。该器件提供可编程均衡，
放大器阳离子，和去加重使用7选位， SEL [0： 6]
为了优化性能在各种物理介质通过
减少符号间干扰。 PI2EQX3202支持四种
100差分CML数据I / O的议定书ASIC之间
交换结构，通过背板，或延伸跨过信号
其他遥远的数据通路，用户的平台上。
集成的均衡电路提供了灵活性
再驱动之前的信号的信号完整性。而
集成的去加重电路，提供了灵活的信号
重新驱动之后的信号的完整性。
除了提供信号重新调节， Pericom的
PI2EQX3202还提供了电源管理待机模式
通过总线操作的使能引脚。
框图
½½½
½½½
½½½½½½½½½
½½½½½½½½
½½½
½½½
引脚说明
½
½
½½
½
½½
½
½½½½½½
½
½½½½½½
½
½½½½½½
½
½½½½½½
½
½½½½½½
½
½½½½½½
½
½½½½
½½
½½½½
½½½
½½½
½
½½½
½½
½½½
½½½½½½
½½½½½½
½½½½½½
½½½½½½
½½½
½½½½
½½½
½
½½½
½½
½½½
½½½½½½
½½½½½½
½½½½½½
½½½½½½
½½½
½½½½
½½½
½½½
½½½½½½½½½
½
½½½
½½½
½½½
½½½
½½½
½½½
½½½½
½½½½½½
½½½½½½½½½½
½½½½½½½½½½½ ½½½½½½½½½½½
½
½½½
½½½
½½½
½½½
½½½
½½½
½½½½½½½½½½½½½
½
½½½
½½½
½½½
½½½
½½½
½½½
½½½½½½½½½½½½½½½½½½½½½½
½½½½½
½½½½½
½½½½½
½½½½½
½½½½½
½½½½½
½
½½½
½½½½½½
½½½
½½½
½½½½½½
½½½
½½½½½½
½½½½
½½½
½½½
½
½½½
½½½½½½
½½½
½½½
½½½½½
½½½½½
½½½
½½½
½½½½½½
½½½
½
½½½
½½½½½½
½½½
½½½½½½
½½½½½½
½½½½½½
½½½½
½½½
½½½½½½
½½½
½
½½½½½½
½½½½½½
½½½½½½
½½½½½½
½½½½½
½½½½½
½½½½½
½½½½½
½½½½½½
½½½½½½
06-0087
1
PS8819
02/28/06
PI2EQX3202
的3.2Gbps ， 4差分通道，串行重新驱动
与内置均衡&去加重
引脚说明
针＃
B 1， F 1， D 2， E 2 ，
B 3， F 3 ，H 4 ，B8，
F8 ， B10 ， F10
C3
D3
E1 ， J1 ， F2 ， E3 ，
J3 ， H7 ， E8 ， J8 ，
D9 ， E9 ， F9 ， E10 ，
J10
C8
D8
G3
H3
G8
H8
A3 ，B4，B5
A4 ，C4，C5
G2 ，J2， J4
H 2， K 2 ， J5
B6 ， A5
C6 ， A6
K3, K4
J6, J9
B7 ， A7
C7 ， A8
K9 ， G9
K10 ， H9
C10
D10
C1
D1
G10
H10
G1
H1
引脚名称
V
DD
AI +
AI-
GND
BI +
双
CI +
CI-
DI +
二
SEL [ 0：2] _A
SEL [ 0：2] _B
SEL [ 0：2] _C
SEL [ 0：2] _D
SEL [ 3:4 ] _A
SEL [ 3:4 ] _B
SEL [ 3:4 ] _C
SEL [ 3:4 ] _D
SEL [5： 6] _A
SEL [5： 6] _B
SEL [5： 6] _C
SEL [5： 6] _D
AO +
AO-
BO +
气孔与
CO +
合作
DO +
DO-
I / O
PWR
I
I
PWR
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
O
O
O
O
O
O
O
O
1.8V电源电压
正CML输入通道A内部50Ω拉下来
负CML输入通道A内部50Ω拉下来
供应地
内部50Ω阳性的CML输入通道B上拉下来
内部50Ω负CML输入通道B上拉下来
正CML输入通道c内部50Ω拉下来
负CML输入通道c内部50Ω拉下来
正CML输入通道D内部50Ω拉下来
负CML输入通道D内部50Ω拉下来
选择引脚的均衡器（见扩增fi er CON组fi guration表）
W / 50kΩ的内部上拉
描述
选择引脚的放大器ER（见扩增fi er CON组fi guration表）
W / 50kΩ的内部上拉
选择引脚的去加重（见去加重CON组fi guration表）
W / 50kΩ的内部上拉
在正常操作期间积极CML输出通道A的内部50Ω拉起来，
2KΩ拉起，否则。
负CML输出通道A内部50Ω拉在正常操作期间
和2KΩ拉起，否则。
正CML输出通道B内部50Ω拉在正常操作期间
和2KΩ拉起，否则。
负CMLOutput通道B内部50Ω拉在正常操作期间
和2KΩ拉起，否则。
正CMLOutput通道C内部50Ω拉在正常操作期间
和2KΩ拉起，否则。
负CMLOutput通道C内部50Ω拉在正常操作期间
和2KΩ拉起，否则。
正CMLOutput通道D内部50Ω拉在正常操作期间
和2KΩ拉起，否则。
负CMLOutput通道D内部50Ω拉在正常操作期间
和2KΩ拉起，否则。
2
PS8819
02/28/06
06-0087
PI2EQX3202
的3.2Gbps ， 4差分通道，串行重新驱动
与内置均衡&去加重
引脚说明
（续）
针＃
A9， A10 ，B9， C9
H6
H5
K5, K6
K7, K8
J7
K1
A1，A2 ，B2，C2
引脚名称
EN_
[A ， B，C ，D ]
CKIN-
CKIN +
OUT0+,
OUT0-
OUT1+,
OUT1-
IREF
EN_CLK
NC
I / O
I
I
I
O
差分参考时钟输出
O
O
I
不适用
外接475Ω电阻连接设置差分输出电流
高电平有效LVCMOS信号输入引脚。当高，它使的OUTx + / OUTx-
输出。低时，它会禁用这些输出，以Hi-Z状态。这些输出会
在应用电路外接50Ω终端电阻上拉了下来。
无连接引脚。正常工作时，离开浮针
描述
高电平有效LVCMOS信号输入引脚，HIGH的时候，它可以使CML输出。
低时它会禁用CML输出（ X0 + ， x0- ）为Hi-Z状态。无论X0 + & x0-输出
卖出期权将被拉至V
DD
内部2kΩ的电阻。
差分输入参考时钟
最大额定值
（以上其中有用寿命可能受到损害。对于用户的指引，没有测试。 ）
存储温度................................................ ........ -65 ° C至+ 150°C
电源电压对地电位................................... -0.5V至+ 2.5V
DC SIG电压............................................... ........... -0.5V到V
CC
+0.5V
电流输出................................................ ................- 25毫安至+ 25毫安
功耗连续............................................... .......... 800mW的
工作温度................................................ .............. 0至+ 70°C
注意：
应力大于在最大上市额定
INGS可能对器件造成永久性损坏。这是
一个压力等级的设备只有和功能操作
在这些或任何上述的那些其他条件中指示的
本规范的业务部门是不是暗示。
暴露在绝对最大额定值条件为前
往往周期会影响其可靠性。
输出摆幅控制
SEL3_ [A ：D ]
0
0
1
1
SEL4_ [A ：D ]
0
1
0
1
摇摆
1x
0.8x
1.2x
1.4x
输出去加重调整
SEL5_ [A ：D ]
0
0
1
1
SEL6_ [A ：D ]
0
1
0
1
去加重
0dB
-2.5dB
-3.5dB
-4.5dB
均衡器的选择
SEL0_ [A ：D ]
0
0
0
0
1
1
1
1
SEL1_ [A ：D ]
0
0
1
1
0
0
1
1
SEL2_ [A ：D ]
0
1
0
1
0
1
0
1
合规渠道
不均衡
[ 0 ： 1.5分贝] @ 1.25 GHz的
[ 0 ： 2.5分贝] @ 1.25 GHz的
[ 0 ： 3.5分贝] @ 1.25 GHz的
[ 0 ： 4.5分贝] @ 1.25 GHz的
[ 0 ： 5.5分贝] @ 1.25 GHz的
[ 0 ： 6.5分贝] @ 1.25 GHz的
[ 0 ： 7.5分贝] @ 1.25 GHz的
06-0087
3
PS8819
02/28/06
PI2EQX3202
的3.2Gbps ， 4差分通道，串行重新驱动
与内置均衡&去加重
AC / DC电气特性为2.5 Gbps的四中继器/均衡器
(V
DD
= 1.8 ±0.1V)
符号
Ps
参数
电力供应
潜伏期
CML接收器输入
RL
RX
回波损耗
差分输入峰到
V
RX- DIFFp -P
峰值电压
AC峰值共模
V
RX -CM -ACP
输入电压
DC差分输入
Z
RX -DIFF - DC
阻抗
Z
RX- DC
DC输入阻抗
均衡
J
RS
J
RM
残余抖动
(1,2)
随机抖动
(1,2)
总抖动
确定性抖动
1.5
0.3
0.2
ULP -P
psRMS
条件
EN = LVCMOS低
EN = LVCMOS高
从输入到输出
分钟。
典型值。
马克斯。
0.1
0.6
单位
W
ns
2.0
50 MHz至1.25 GHz的
0.175
12
1.200
150
80
40
100
50
120
60
dB
V
mV
笔记
1. K28.7图案在点A处的差异施加如图1 。
2.总抖动不包括信号源的抖动。总抖动（ TJ ） = （ 14.1 × RJ + DJ ），其中RJ是随机的RMS抖动和DJ最大
确定性抖动。信号源是K28.5 ±图案（ 00 1111 1010 11 0000 0101 ）的确定性抖动测试和K28.7 （ 0011111000 ）或
相当于随机抖动测试。残余抖动的是，这仍然是均衡图1或环境介质引起的损失后，
它等价的。确定性抖动在点B处，必须从介质引起的损耗，而不是来自时钟源的调制。抖动的测量是在
0V ，在图1中的C点。
½½½
½½½½½½½
½½½½½½
½
½
½½½½½½½
½½½½½½½½½½
½½½
½½½½½½½½½
½½
½½
½½½
½½½½½½½½½
½½
½½½
½
图1.测试条件中引用的电气特性表
06-0087
4
PS8819
02/28/06
PI2EQX3202
的3.2Gbps ， 4差分通道，串行重新驱动
与内置均衡&去加重
AC / DC电气特性为2.5 Gbps的X2巷中继器/均衡器
值（TA = 0 70℃ ）
符号
参数
条件
差分摆幅
| V
TX -D +
- V
TX- D-
|
| V
TX -D +
+ V
TX- D-
| / 2
20 ％至80％
(1)
单端
40
80
75
V
TX- DIFFP -P
= 2 * | V
TX -D +
- V
TX- D-
|
0.8
50
100
分钟。
典型值。
马克斯。
单位
CML变送器输出（ 100Ω差分）
V
DIFFp
V
TX -C
t
F
, t
R
Z
OUT
Z
TX- DIFF -DC
C
TX
V
TX- DIFFP -P
输出电压摆幅
共模电压
转换时间
输出电阻
DC差分阻抗TX
交流耦合电容
差分峰 - 峰值输出继电器
电压
400
V
CC
-
0.3
150
60
120
200
1.8
ps
nF
V
900
MVP -P
LVCMOS控制引脚
V
IH
V
IL
I
IH
I
IL
输入高电压
输入低电压
输入高电流
输入低电平电流
0.65 ×
V
DD
V
DD
0.35 ×
V
DD
250
500
V
A
注意：
1.采用K28.7 （ 0011111000 ）模式）
06-0087
5
PS8819
02/28/06
QQ：2880707522 复制
