PEEL 22LV10AZ -25
CMOS可编程电可擦除逻辑器件
特点
低电压，超低功耗工作
- VCC = 2.7 3.6 V
- 电流Icc = 5 μA （典型值） ，在待机状态
- 电流Icc = 1.5 mA（典型值），在1 MHz
- 符合JEDEC LV接口规范（ JESD8 -A ）
- 5V兼容输入和I / O的
CMOS电可擦除技术
- 高级工厂测试
-
可重复编程的塑料包装
-
降低了改造和开发成本
多功能的应用
-
替换随机逻辑
-
超级组标准的可编程逻辑器件
-
引脚和与JEDEC兼容的22V10
-
非常适用于电池供电系统
-
取代昂贵的振荡器
架构的灵活性
-
在更多的逻辑架构，增强适应
-
133产品条款X 44的输入与门阵列
-
12个输入和10个I / O引脚
-
12宏单元可配置
-
异步清零，同步预置
-
独立的输出使
-
可编程时钟;引脚1和P-期限
-
可编程时钟极性
-
24引脚DIP / SOIC / TSSOP和28引脚PLCC
-
施密特对时钟和数据输入触发
3
施密特触发器输入
-
无需外部施密特触发器设备
- 理想的编码器的设计
概述
皮尔 22LV10AZ是一个可编程的电可擦除
逻辑（ PEEL ） SPLD （简单可编程逻辑器件）的
工作在2.7V的 - 3.6V和操作上的电源电压范围
超低的，自动的“零”断电操作。该
PEEL 22LV10AZ是逻辑上和功能上类似于模拟
芯片的5V PEEL 22CV10A +和PEEL 22CV10AZ 。该
“零功耗” （ 50 μA最大ICC）掉电模式使
PEEL 22LV10AZ适用于范围广泛的电池供电
便携式设备的应用，从手持米到PCM-
CIA调制解调器。 EE -可重编程提供了两个conve-
nience快速重编程为产品开发和快速
产品个性化制造，包括工程
变更单。
皮尔 22LV10AZ之间的差异
PEEL 22CV10A包括增加可编程时钟
在所有的极性，对长期时钟和施密特触发器输入缓冲器
输入，包括时钟。施密特触发输入，可直接
缓慢的信号，如生物医学和正弦波或输入
时钟。像PEEL 22CV10 ，果皮 22LV10AZ是针
与业界标准的JEDEC兼容的，合乎逻辑的超集
PAL22V10 SPLD （图26） 。皮尔 22LV10AZ亲志愿组织
额外的建筑特色，让更多的逻辑是
纳入设计。皮尔 22LV10AZ architec-
TURE允许它取代了20标准的24引脚DIP ， SOIC ，
TSSOP和PLCC封装。
图26引脚配置
I / CLK
I
I
I
I
I
I
I
I
I
I
GND
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
VCC
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I
图26框图
DIP
TSSOP
PLCC
SOIC
该数据表包含的新产品信息。易亨电子公司保留权利修改产品规格，恕不另行通知。无责任承担由于使用本产品造成的。任何专利的任何权利
伴随着销售的产品。
1.0版2004年12月16日
1/10
功能说明
皮尔 22LV10AZ实现逻辑功能的总和， OF-
在可编程-AND /产品表现形式固定或逻辑
数组。用户定义的函数由编程所创建的
输入信号连接到阵列中。用户可配置
输出结构中的I / O宏单元的形式进一步增加
逻辑的灵活性。
PEEL 器件编程器，自动编程，所有的
对未使用的产品条款连接，使他们没有
在输出功能的影响） 。
可编程I / O宏单元
独特的12 -配置输出宏单元提供的COM
3
完整地控制每个输出的结构。的能力，以
配置每个独立的输出可以让你定制的config-
皮尔 22LV10AZ的下时的精确要求
你的设计。
体系结构概述
皮尔 22LV10AZ架构则说明该块
图26.十二个专用输入的图和10个I / O亲
韦迪多达22路输入和10个输出，用于创建逻辑功能。
在该装置的核心是一个可编程electrically-可擦
与阵列驱动的固定或阵列。有了这个会结构中，
PEEL 22LV10AZ可以实现多达10总和， OF-产品
逻辑表达式。
与每个十个或功能是I / O宏
可独立编程的12不同的一个
配置，包括四个标准22V10模式。该
可编程宏单元允许每个I / O被用来创建
的高电平有效顺序或组合逻辑功能或
低电平有效的极性，同时提供了三种不同的反馈
路径到与阵列。
宏单元架构
每个I / O宏单元，如图27 ，包括一个D型
触发器和两个信号选择多路复用器。的结构
每个宏单元是由4 EEPROM位确定控制 -
林志玲这些多路复用器。这些位决定输出极性，输出
放型（注册或未注册的）和输入 - 反馈路径
（双向I / O ，组合反馈） 。请参考表1
详细信息。
等效电路为12宏单元配置
示于图1中。另外，以模仿四个PAL制式的
输出结构（配置3 ， 4,9 ，和10） ，宏小区
提供了额外的八种配置。当创建一个
PEEL 器件的设计，所需的宏小区的配置是
通常在设计文件中明确指定的。当设计
汇编或编译，宏蜂窝的配置位
在JEDEC编程文件的最后行定义的。
和/或逻辑阵列
皮尔 22LV10AZ的可编程与阵列
（图3中示出）是由输入线相交的产物形成的
条款。在输入线和产品方面的用途如下：
44输入线：
24个输入线进行了真实的信号补
施加到12个输入引脚
- 20个额外的线路进行真和补体值
从10个I / O或反馈输入信号
133产品条款：
120个乘积项（配置在2组，每组8，10， 12，14，和
16）被用来形成产品功能总和
10输出使能条件（每个I / O）
1全球同步预定期限
- 1全球异步清零期限
- 1可编程时钟期限
在每个输入行/乘积项相交，还有一个
即判定是否有一个EEPROM的存储单元
在那个路口逻辑连接。每款产品期限
基本上是一个44输入端与门。一个产品的术语，所配置
连接至输入信号的两个真和补体将
总是为FALSE ，因此不会影响到OR功能，它
驱动器。当上一个乘积项的所有连接被打开，一个
“不关心”的状态存在，并且长期将永远是TRUE。当
编程的PEEL 22LV10AZ ，该器件编程器
首先执行批量擦除以删除以前的模板的形式。该
擦除周期中打开该阵列中的每个逻辑连接。该装置
被配置为通过执行用户定义函数
编程与阵列中选择连接。 （注意
易亨电子股份有限公司
www.anachip.com.tw
输出类型
从或阵列的信号可以直接馈送到输出引脚
（组合功能）或锁存到D型触发器（寄存器
羊羔功能）。 D型触发器锁存的上升数据
时钟的边沿，并且由全局预置和清除控制
条款。当同步预置术语被满足时，在Q输出
投放寄存器的设置HIGH在时钟的下一个上升沿
输入。满足了异步清零套q低，无论
时钟状态。如果这两个条件同时满足时，明确
将覆盖预设。
输出极性
每个宏单元可被配置为实现高电平有效或
低电平有效逻辑。可编程极性省去了
外部的逆变器。
OUTPUT ENABLE
每个I / O宏单元的输出可被启用或禁用
其相关联的可编程输出的控制下使
乘积项。当逻辑条件设定上
输出使能项被满足时，输出信号被传播到
在I / O引脚。否则，该输出缓冲器被切换到
高阻抗状态。
根据输出的控制使内， I / O引脚功能可以
灰作为专用输入端，专用的输出，或者一个双向I / O。
打开对输出的每个连接上启用任期per-
manently使输出缓冲器，并产生一个专用输出。
相反，如果每一个连接的完整性，启用任期
1.0版2004年12月16日
3/10
永远是逻辑假和I / O将作为一个专门的
输入。
可以工作在3伏和3.3伏系统
皮尔 22LV10AZ被设计成一个V操作
CC
范围
2.7至3.6伏特DC这使得在两个3伏特操作
±10％ （电池供电）和3.3伏±10％ （电源能操作
ated ）系统。传播延迟吨
PD
为5纳秒的慢
较低的电压，但是这通常不是在电池能操作的问题
ated系统（见第64页上的“交流电气特性” ） 。
输入/反馈选择
皮尔 22LV10AZ宏还提供了控制权
反馈路径。每个I相关的输入/反馈信号输入/输出
宏小区可以从三个不同的位置来获得;从
I / O输入端子，从该触发器的Q输出端（注册
反馈） ，或者直接从或门（组合馈
回） 。
零功耗特性
该CMOS PEEL 22LV10AZ拥有“零功耗”待机
操作超低功耗。随着“零
权力“的特点，过渡检测电路监视输入，
的I / O （包括CLK）和反馈。如果这些信号没有
改变的一段时间大于约2吨
PD
’s,
输出被锁定在他们的当前状态和自动装置
matically关机。当下一个信号转换为
检测，该设备将“唤醒”的积极运作，直到
信号停止切换足够长的时间来触发下加电
下来。 （请注意， tPD的是大约5纳秒。在第一慢
从睡眠模式转变。 ）
作为“零功耗”特性的结果，显著功率储蓄
英格斯可以实现为组合或顺序操作
当在一个适度的速度输入或时钟的变化。参见图28 。
当PEEL 22LV10AZ通电时，内置的特征
保持输出三态，直到cc达到2.2V 。该预
在上电期间通风口输出转换。
双向I / O
输入/反馈信号是从I / O引脚，当使用取
引脚作为专用输入或双向I / O 。 （注意，这是
可以用双方向创建一个注册的输出功能
tional I / O ，参见图27 ） 。
组合反馈
在信号选择多路复用器给宏蜂窝的能力
反馈或门的输出端，绕过输出缓冲器，
不管是否输出功能寄存或组合
natorial 。这一特性允许创建异步锁存器，
甚至当输出必须被禁止。 （请参阅配置
5，6 ，7和8在图1 ）
挂号反馈
反馈也可采取从寄存器，而不管
输出函数是否被编程为组合或
注册。当实现一个组合输出函数，
注册反馈使得国家内部锁存
不放弃使用该外部输出的。
图28典型ICC与输入时钟频率
为22LV10AZ
图中的27块图
PEEL 22LV10AZ I / O宏单元
可编程时钟选项
皮尔 22LV10AZ的一个独特功能是可编程
时钟多路复用器，它允许用户选择真实或完井
精神疾病或者输入管脚或产品长期时钟源的形式。
100
10
ICC
in
1
mA
0.1
AC =异步清零
SP =同步预置
0.01
0.01
0.1
1
10
100
在兆赫频率
易亨电子股份有限公司
www.anachip.com.tw
4/10
1.0版2004年12月16日
图1等效电路为PEEL 22LV10AZ + I / O宏单元的十二配置
易亨电子股份有限公司
www.anachip.com.tw
5/10
1.0版2004年12月16日
QQ：2880707522 复制
