PEEL 18CV8Z -25
CMOS可编程电可擦除逻辑器件
特点
超低功耗运行
- VCC = 5伏± 10 ％
- 电流Icc = 10 μA （典型值） ，在待机状态
- 电流Icc = 2 mA（典型值），在1 MHz
CMOS电可擦除技术
- 高级工厂测试
-
可重复编程的塑料包装
-
降低了改造和开发成本
多功能的应用
-
替换随机逻辑
-
超级组标准的可编程逻辑器件
-
引脚和JEDEC与16V8兼容
-
非常适用于功耗敏感的系统中使用
架构的灵活性
-
在更多的逻辑架构，增强适应
-
113产品条款×36输入与门阵列
-
10个输入和8个I / O引脚
-
12宏单元可配置
-
异步清零，同步预置
-
独立的输出使
-
可编程时钟;引脚1和P-期限
-
可编程时钟极性
-
20引脚DIP / SOIC / TSSOP和PLCC
概述
皮尔 18CV8Z是一个可编程的电可擦除
逻辑（ PEEL ） SPLD （简单可编程逻辑器件）
，具有超低的，自动的“零”断电操作。
“零功耗” （ 100 μA最大ICC）掉电模式使
PEEL 18CV8Z适用于范围广泛的电池供电
便携式设备的应用，从手持米到PCM-
CIA调制解调器。 EE -可重编程提供了两个conve-
nience快速重编程为产品开发和快速
产品个性化制造，包括工程
变更单。
皮尔 18CV8Z是逻辑上和功能上类似于
易亨电子的5伏PEEL 18CV8和3伏PEEL 18LV8Z 。
该
差异
间
该
PEEL18CV8Z
和
PEEL 18CV8包括增加可编程时钟
在极性，一个乘积项时钟，和可变宽度的乘积项
与/或逻辑阵列。
像PEEL 18CV8 ，果皮 18CV8Z是合乎逻辑的超集
行业标准PAL16V8 SPLD 。皮尔 18CV8Z
提供了额外的建筑特色，让更多的逻辑
被结合到设计中。易亨电子的JEDEC文件翻译
可以轻松转换现有的20引脚可编程逻辑器件设计的
PEEL 18CV8Z体系结构，而不需要重新设计。该
PEEL 18CV8Z架构允许它取代了20
标准的20引脚DIP ， SOIC ， TSSOP和PLCC封装。
图7引脚配置
I / CLK
I
I
I
I
I
I
I
I
GND
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
VCC
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I
图8框图
CLK MUX （可选）
DIP
TSSOP
PLCC
SOIC
该数据表包含的新产品信息。易亨电子公司保留权利修改产品规格，恕不另行通知。无责任承担由于使用本产品造成的。下的任何权利
任何专利陪出售的产品。
1.0版2004年12月16日
1/10
功能说明
皮尔 18CV8Z实现逻辑功能的总和， OF-
在可编程-AND /产品表现形式固定或逻辑
数组。用户定义的函数由编程所创建的
输入信号连接到阵列中。用户可配置
输出结构中的I / O宏单元的形式进一步增加
逻辑的灵活性。
在输出功能的影响） 。
可变产品期限分布
皮尔 18CV8Z提供113项产品驱动
8或功能。这些产品的条款分布在中
中的基团8，10 ，12， 14输出，和16 ，以形成逻辑和
（参见图9） 。这种分布能够最佳利用的
设备资源。
体系结构概述
皮尔 18CV8Z架构则说明该块dia-
克图8.十专用输入和8个I / O提供最多
18路输入和8个输出创造的逻辑功能。在芯
该装置是一个可编程的电可擦除AND阵列
其驱动的固定或阵列。利用这种结构，所述
PEEL 18CV8Z可以实现多达八个求和的副产物
逻辑表达式。
有关与每个八，功能是I / O宏
细胞可以被独立地编程为12不同的一个
配置。可编程宏单元允许每个I / O是
用于创建的顺序或组合逻辑功能
高电平或低电平有效极性，同时提供三种不同的
反馈路径到与阵列。
可编程I / O宏单元
独特的12 -配置输出宏单元提供的COM
完整地控制每个输出的结构。的能力，以
配置每个独立的输出可以让你定制的config-
皮尔 18CV8Z的下时的精确要求
你的设计。
宏单元架构
每个I / O宏单元，如在图9中，由一个D型
触发器和两个信号选择多路复用器。的结构
每个宏单元是由4 EEPROM位确定控制 -
林志玲这些多路复用器。这些位决定输出极性，输出
放型（注册或未注册的）和输入 - 反馈路径
（双向I / O ，组合反馈） 。请参考表1
详细信息。
等效电路为12宏单元配置
示于图11.除了仿效4 PAL-
型输出结构（配置3 ， 4,9 ，和10） ，所述宏观
电池提供额外的八种配置。当创建一个
PEEL 器件的设计，所需的宏小区的配置是
通常在设计文件中明确指定的。当设计
汇编或编译，宏蜂窝的配置位
在JEDEC编程文件的最后行定义的。
和/或逻辑阵列
皮尔 18CV8Z的（可编程与阵列中显示
图9），通过输入线交叉乘积项构成。该
输入线和产品方面的用途如下：
36输入线路：
- 20个输入行进行真正的和信号补
施加到10个输入引脚
- 16个额外的线路进行真正的和补充的价值
从8个I / O或反馈输入信号
113产品条款：
- 102个乘积项被用于形成产品的功能总和
- 8输出使能条件（每个I / O）
1全球同步预定期限
- 1全球异步清零期限
- 1可编程时钟期限
在每个输入行/乘积项相交，还有一个
即判定是否有一个EEPROM的存储单元
在那个路口逻辑连接。每款产品期限
基本上是一个36输入端与门。一个产品的术语，所配置
连接至输入信号的两个真和补体将
总是为FALSE ，因此不会影响到OR功能，它
驱动器。当上一个乘积项的所有连接被打开，一个
“不关心”的状态存在，并且长期将永远是TRUE。当
编程的PEEL 18CV8Z ，程序员首先将设备
执行批量擦除以删除以前的模式。擦除
周期中打开该阵列中的每个逻辑连接。该装置是
配置成通过编程以执行用户定义的函数
选择连接与阵列中。 （请注意，剥离
器件编程器，自动编程，所有的连接
对未使用的产品条款，使他们有没有
易亨电子股份有限公司
www.anachip.com.tw
3/10
输出类型
从或阵列的信号可以直接馈送到输出引脚
（组合功能）或锁存到D型触发器（寄存器
羊羔功能）。 D型触发器锁存的上升数据
时钟的边沿，并且由全局预置和清除控制
条款。当同步预置术语被满足时，在Q输出
投放寄存器的设置HIGH在时钟的下一个上升沿
输入。满足了异步清零套q低，无论
时钟状态。如果这两个条件同时满足时，明确
将覆盖预设。
输出极性
每个宏单元可被配置为实现高电平有效或
低电平有效逻辑。可编程极性省去了
外部的逆变器。
OUTPUT ENABLE
每个I / O宏单元的输出可被启用或禁用
其相关联的可编程输出的控制下使
乘积项。当逻辑条件设定上
输出使能项被满足时，输出信号被传播到
1.0版2004年12月16日
在I / O引脚。否则，该输出缓冲器被切换到
高阻抗状态。
根据输出的控制使内， I / O引脚功能可以
灰作为专用输入端，专用的输出，或者一个双向I / O。
打开对输出的每个连接上启用任期per-
manently使输出缓冲器，并产生一个专用输出。
相反，如果每一个连接的完整性，启用任期
永远是逻辑假和I / O将作为一个专门的
输入。
化，注册反馈使各国的内部锁存
不放弃使用该外部输出的。
可编程时钟选项
皮尔 18CV8Z的一个独特功能是可编程
时钟多路复用器，它允许用户选择真实或完井
精神疾病或者输入管脚或产品长期时钟源的形式。
零功耗特性
该CMOS PEEL 18CV8Z拥有“零功耗”待机
操作超低功耗。随着“零
权力“的特点，过渡检测电路监视输入，
的I / O （包括CLK）和反馈。如果这些信号没有
改变的一段时间大于约2吨
PD
’s,
输出被锁定在他们的当前状态和自动装置
matically关机。当下一个信号转换为
检测，该设备将“唤醒”的积极运作，直到
信号停止切换足够长的时间来触发下加电
下来。 （请注意， tPD的是大约5纳秒。在第一慢
从睡眠模式转变。 ）
作为“零功耗”特性的结果，显著功率储蓄
英格斯可以实现为组合或顺序操作
当在一个适度的速度输入或时钟的变化。见图5 。
输入/反馈选择
皮尔 18CV8Z宏还提供了控制权
反馈路径。每个I相关的输入/反馈信号输入/输出
宏小区可以从三个不同的位置来获得;从
I / O输入端子，从该触发器的Q输出端（注册
反馈） ，或者直接从或门（组合馈
回） 。
双向I / O
输入/反馈信号是从I / O引脚，当使用取
引脚作为专用输入或双向I / O 。 （注意，这是
可以用双方向创建一个注册的输出功能
tional I / O ，参见图9 ） 。
组合反馈
在信号选择多路复用器给宏蜂窝的能力
反馈或门的输出端，绕过输出缓冲器，
不管是否输出功能寄存或组合
natorial 。这一特性允许创建异步锁存器，
甚至当输出必须被禁止。 （请参阅配置
5，6 ，7和8在图11 ）
图10典型ICC与输入时钟频率
为18CV8Z
100
10
图9中的剥框图 18CV8Z
I / O宏单元
挂号反馈
反馈也可采取从寄存器，而不管
输出函数是否被编程为组合
或注册。当实现一个组合输出功能
1
0.1
0.01
0.001
0.001
0.01
0.1
1
10
在兆赫频率
易亨电子股份有限公司
www.anachip.com.tw
4/10
1.0版2004年12月16日
QQ：2881677436 复制
