PDIUSBD12
与并行总线的USB接口设备
牧师08 - 二○○一年十二月二十日
产品数据
1.描述
该PDIUSBD12是一款性价比和功能优化的USB设备。它通常是在使用
基于微控制器的系统和具有该系统的微控制器通信。
在高速的通用并行接口。它也支持本地DMA
传输。
这种模块化的方法来实现一个USB接口允许设计人员
选择从现有的各种优化系统的微控制器。这
灵活性缩短了开发时间，风险和成本允许使用的
现有的体系结构，并尽量减少网络固件的投资。这导致最快
的方式来开发最具成本效益的USB外设的解决方案。
该PDIUSBD12完全符合
USB连接特定阳离子版本2.0 （基本速率） 。
这是
设计也符合大多数设备类特定连接的阳离子：成像类，
海量存储设备，通讯设备，印刷设备，与人类
接口设备。因此， PDIUSBD12非常适合于许多外设，如
打印机，扫描仪，外置大容量存储（ Zip驱动器） ，数码相机等，提供
立即降低成本的应用，目前使用的SCSI
实现。
PDIUSBD12的低挂起功耗连同的LazyClock输出
可以方便的实现设备，兼容于ACPI ，
OnNow的和USB电源管理的要求。低功耗工作
允许总线供电的外设的实施。
此外，它还集成功能，如软件连接 ，的GoodLink ，
可编程时钟输出，低频晶体振荡器，并整合
终端电阻。所有这些功能显储蓄着的成本做出贡献
系统的实施，并在同一时间缓解的先进的实施
USB功能集成的外设。
2.特点
s
符合
通用串行总线特定网络阳离子版本2.0 （基本速率）
s
集成了SIE ， FIFO存储器的高性能USB接口设备，
收发器和电压调节器
s
符合大多数设备类特定连接的阳离子
s
高速（ 2兆字节/秒）并行接口，任何外部微控制器或
微处理器
s
完全独立的DMA操作
s
集成320字节多CON组fi guration FIFO存储器
飞利浦半导体
PDIUSBD12
与并行总线的USB接口设备
s
主端点的双缓冲方案增加了吞吐量和例
实时数据传输
s
数据传输速率： 1兆字节/实现批量模式S， 1 Mb / s的可实现的
同步模式
s
具有非常良好的EMI性能总线供电能力
s
可控的LazyClock输出过程中暂停
s
USB总线的软件控制连接（软件连接 ）
s
与TRAF网络闪烁良好的USB连接指示灯（的GoodLink ）
s
可编程的时钟频率输出
s
符合ACPI ， OnNow的和USB电源管理的要求
s
内部上电复位和低电压复位电路
s
可在SO28和TSSOP28封装引脚
s
全工业级操作，从
40
+85
°C
s
高于8千伏的电路ESD保护，从而降低了外部元件成本
s
全扫描设计，故障覆盖率高（ >99 ％ ），确保了高品质的
s
操作双电压：
3.3
±0.3
V或4.0 5.5 V扩展5 V电源电压范围
s
多个中断模式，以方便批量和同步传输。
3.管脚信息
3.1钢钉
图1.引脚CON组fi guration 。
9397 750 09238
皇家飞利浦电子有限公司2001年版权所有。
产品数据
牧师08 - 二○○一年十二月二十日
2 35
飞利浦半导体
PDIUSBD12
与并行总线的USB接口设备
3.2引脚说明
表1：
符号
数据<0>
数据<1>
数据<2>
数据<3>
GND
数据<4>
数据<5>
数据<6>
数据<7>
ALE
引脚说明
针
1
2
3
4
5
6
7
8
9
10
TYPE
[1]
IO2
IO2
IO2
IO2
P
IO2
IO2
IO2
IO2
I
描述
位双向数据为0 。摆率控制的。
第1位双向数据。摆率控制的。
位双向数据2 。摆率控制的。
位双向数据3 。摆率控制的。
地面上。
位双向数据4 。摆率控制的。
位双向数据5 。摆率控制的。
位双向数据6 。摆率控制的。
第7位双向数据。摆率控制的。
地址锁存使能。下降沿用来关闭
的地址信息以多路复用的地址/数据锁存
总线。永久连接到低电平单独的地址/数据总线
CON组fi guration 。
片选（低电平有效） 。
设备处于暂停状态。
可编程输出时钟（摆率控制） 。
中断（低电平有效） 。
读选通（低电平有效） 。
写选通（低电平有效） 。
DMA请求。
DMA应答（低电平有效） 。
结束DMA传输（低电平有效）的。兼任V
公共汽车
感应。
当与DMACK_N断言在一起EOT_N才有效
而无论是RD_N或WR_N 。
复位（低电平有效和异步） 。内置上电复位
本电路芯片上，所以引脚可连接高到V
CC
.
的GoodLink LED指示灯（低电平有效）
水晶连接1 （ 6兆赫） 。
晶体连接2 （6兆赫） 。如果外部时钟信号，而不是
晶体的，被连接到XTAL1上，然后XTAL2应
FL oated 。
电源电压（ 4.0
5.5 V).
为了操作IC电压为3.3 V ，提供3.3 V至两个V
CC
和V
OUT3.3
销。
D- USB数据线。
USB D +数据线。
CS_N
CLKOUT
INT_N
RD_N
WR_N
DMREQ
EOT_N
11
13
14
15
16
17
19
I
I,OD4
O2
OD4
I
I
O4
I
I
挂起12
DMACK_N 18
RESET_N
GL_N
XTAL1
XTAL2
20
21
22
23
I
OD8
I
O
V
CC
24
P
D
D+
25
26
A
A
9397 750 09238
皇家飞利浦电子有限公司2001年版权所有。
产品数据
牧师08 - 二○○一年十二月二十日
3 35
飞利浦半导体
PDIUSBD12
与并行总线的USB接口设备
引脚说明
- 续
针
27
28
TYPE
[1]
P
I
描述
3.3 V稳压输出。为了操作IC电压为3.3 V ，供应
3.3 V至两个V
CC
和V
OUT3.3
销。
地址位。 A0 = 1选择命令指令; A0 = 0选择
数据阶段。该位是不在乎的复用地址
和数据总线CON组fi guration而且应该高电平。
表1：
符号
V
OUT3.3
A0
[1]
O2 ：输出，2 mA驱动
OD4 ：带4 mA驱动输出开路漏极
OD8 ： 8 mA驱动输出开路漏极
IO2 ：输入和输出，2 mA驱动
O4 ：输出为4 mA驱动。
4.订购信息
表2：
套餐
28引脚塑料SO
28引脚TSSOP封装胶
订购信息
温度范围
40 °C
+85
°C
40 °C
+85
°C
北美以外的地区
PDIUSBD12
PDIUSBD12 PW
北美
PDIUSBD12
PDIUSBD12PW DH
PKG 。 DWG 。 ＃
SOT136-1
SOT361-1
5.框图
这是一个概念性的方框图，并且不包括每个单独的信号。
图2.框图。
9397 750 09238
皇家飞利浦电子有限公司2001年版权所有。
产品数据
牧师08 - 二○○一年十二月二十日
4 35
飞利浦半导体
PDIUSBD12
与并行总线的USB接口设备
6.功能描述
6.1模拟收发器
集成的收发器接口直接通过终端的USB电缆
电阻器。
6.2电压稳压器
3.3 V稳压器被集成在芯片上提供了模拟收发器。该电压
还提供了作为一个输出连接到外部1.5KΩ的上拉电阻。
可替换地， PDIUSBD12提供软件连接技术具有集成
1.5 kΩ的上拉电阻。
6.3 PLL
A 6 MHz至48 MHz的时钟倍频PLL （锁相环）是集成在芯片上。
这允许使用低成本的6 MHz的晶体。电磁干扰也被最小化因
低频晶振。有需要的操作无需外部元件
PLL 。
6.4位时钟恢复
比特时钟恢复电路从输入的USB数据流中的时钟
采用4倍过采样原则。它能够跟踪抖动和频率漂移特定网络版
由USB特定网络连接的阳离子。
6.5串行接口引擎（ PSIE ）
飞利浦SIE实现了全部的USB协议层。它完全由硬件
速度和需要的不是科幻固件干预。此块的功能包括：
同步模式的识别，并行/串行转换，位STUF网络纳克/解STUF网络NG ，
CRC校验/产生， PID VERI网络阳离子/产生，地址识别和
握手评估/产生。
6.6软件连接
到USB的连接是通过使（D）+ （用于高速USB实现
装置）高通过一个1.5 kΩ的上拉电阻。在PDIUSBD12 ， 1.5 kΩ上拉
电阻器被集成在芯片上，而不是连接到V
CC
在默认情况下。连接
通过由外部/系统微控制器发送的命令建立。这
允许系统微控制器之前完成初始化序列
决定建立连接的USB 。重新初始化USB总线的
也可以无需拔出电缆进行连接。
该PDIUSBD12将检查USB V
公共汽车
在连接之前，可用可
确立。 V
公共汽车
检测通过引脚EOT_N提供。看
第3.2节“引脚
说明
了解详细信息。共享的V
公共汽车
传感和EOT_N可以很容易地
用V来实现
公共汽车
电压的上拉电压为常
漏极开路输出的DMA控制器引脚。
9397 750 09238
皇家飞利浦电子有限公司2001年版权所有。
产品数据
牧师08 - 二○○一年十二月二十日
5 35
PDIUSBD12
与并行总线的USB接口设备
牧师08 - 二○○一年十二月二十日
产品数据
1.描述
该PDIUSBD12是一款性价比和功能优化的USB设备。它通常是在使用
基于微控制器的系统和具有该系统的微控制器通信。
在高速的通用并行接口。它也支持本地DMA
传输。
这种模块化的方法来实现一个USB接口允许设计人员
选择从现有的各种优化系统的微控制器。这
灵活性缩短了开发时间，风险和成本允许使用的
现有的体系结构，并尽量减少网络固件的投资。这导致最快
的方式来开发最具成本效益的USB外设的解决方案。
该PDIUSBD12完全符合
USB连接特定阳离子版本2.0 （基本速率） 。
这是
设计也符合大多数设备类特定连接的阳离子：成像类，
海量存储设备，通讯设备，印刷设备，与人类
接口设备。因此， PDIUSBD12非常适合于许多外设，如
打印机，扫描仪，外置大容量存储（ Zip驱动器） ，数码相机等，提供
立即降低成本的应用，目前使用的SCSI
实现。
PDIUSBD12的低挂起功耗连同的LazyClock输出
可以方便的实现设备，兼容于ACPI ，
OnNow的和USB电源管理的要求。低功耗工作
允许总线供电的外设的实施。
此外，它还集成功能，如软件连接 ，的GoodLink ，
可编程时钟输出，低频晶体振荡器，并整合
终端电阻。所有这些功能显储蓄着的成本做出贡献
系统的实施，并在同一时间缓解的先进的实施
USB功能集成的外设。
2.特点
s
符合
通用串行总线特定网络阳离子版本2.0 （基本速率）
s
集成了SIE ， FIFO存储器的高性能USB接口设备，
收发器和电压调节器
s
符合大多数设备类特定连接的阳离子
s
高速（ 2兆字节/秒）并行接口，任何外部微控制器或
微处理器
s
完全独立的DMA操作
s
集成320字节多CON组fi guration FIFO存储器
飞利浦半导体
PDIUSBD12
与并行总线的USB接口设备
s
主端点的双缓冲方案增加了吞吐量和例
实时数据传输
s
数据传输速率： 1兆字节/实现批量模式S， 1 Mb / s的可实现的
同步模式
s
具有非常良好的EMI性能总线供电能力
s
可控的LazyClock输出过程中暂停
s
USB总线的软件控制连接（软件连接 ）
s
与TRAF网络闪烁良好的USB连接指示灯（的GoodLink ）
s
可编程的时钟频率输出
s
符合ACPI ， OnNow的和USB电源管理的要求
s
内部上电复位和低电压复位电路
s
可在SO28和TSSOP28封装引脚
s
全工业级操作，从
40
+85
°C
s
高于8千伏的电路ESD保护，从而降低了外部元件成本
s
全扫描设计，故障覆盖率高（ >99 ％ ），确保了高品质的
s
操作双电压：
3.3
±0.3
V或4.0 5.5 V扩展5 V电源电压范围
s
多个中断模式，以方便批量和同步传输。
3.管脚信息
3.1钢钉
图1.引脚CON组fi guration 。
9397 750 09238
皇家飞利浦电子有限公司2001年版权所有。
产品数据
牧师08 - 二○○一年十二月二十日
2 35
飞利浦半导体
PDIUSBD12
与并行总线的USB接口设备
3.2引脚说明
表1：
符号
数据<0>
数据<1>
数据<2>
数据<3>
GND
数据<4>
数据<5>
数据<6>
数据<7>
ALE
引脚说明
针
1
2
3
4
5
6
7
8
9
10
TYPE
[1]
IO2
IO2
IO2
IO2
P
IO2
IO2
IO2
IO2
I
描述
位双向数据为0 。摆率控制的。
第1位双向数据。摆率控制的。
位双向数据2 。摆率控制的。
位双向数据3 。摆率控制的。
地面上。
位双向数据4 。摆率控制的。
位双向数据5 。摆率控制的。
位双向数据6 。摆率控制的。
第7位双向数据。摆率控制的。
地址锁存使能。下降沿用来关闭
的地址信息以多路复用的地址/数据锁存
总线。永久连接到低电平单独的地址/数据总线
CON组fi guration 。
片选（低电平有效） 。
设备处于暂停状态。
可编程输出时钟（摆率控制） 。
中断（低电平有效） 。
读选通（低电平有效） 。
写选通（低电平有效） 。
DMA请求。
DMA应答（低电平有效） 。
结束DMA传输（低电平有效）的。兼任V
公共汽车
感应。
当与DMACK_N断言在一起EOT_N才有效
而无论是RD_N或WR_N 。
复位（低电平有效和异步） 。内置上电复位
本电路芯片上，所以引脚可连接高到V
CC
.
的GoodLink LED指示灯（低电平有效）
水晶连接1 （ 6兆赫） 。
晶体连接2 （6兆赫） 。如果外部时钟信号，而不是
晶体的，被连接到XTAL1上，然后XTAL2应
FL oated 。
电源电压（ 4.0
5.5 V).
为了操作IC电压为3.3 V ，提供3.3 V至两个V
CC
和V
OUT3.3
销。
D- USB数据线。
USB D +数据线。
CS_N
CLKOUT
INT_N
RD_N
WR_N
DMREQ
EOT_N
11
13
14
15
16
17
19
I
I,OD4
O2
OD4
I
I
O4
I
I
挂起12
DMACK_N 18
RESET_N
GL_N
XTAL1
XTAL2
20
21
22
23
I
OD8
I
O
V
CC
24
P
D
D+
25
26
A
A
9397 750 09238
皇家飞利浦电子有限公司2001年版权所有。
产品数据
牧师08 - 二○○一年十二月二十日
3 35
飞利浦半导体
PDIUSBD12
与并行总线的USB接口设备
引脚说明
- 续
针
27
28
TYPE
[1]
P
I
描述
3.3 V稳压输出。为了操作IC电压为3.3 V ，供应
3.3 V至两个V
CC
和V
OUT3.3
销。
地址位。 A0 = 1选择命令指令; A0 = 0选择
数据阶段。该位是不在乎的复用地址
和数据总线CON组fi guration而且应该高电平。
表1：
符号
V
OUT3.3
A0
[1]
O2 ：输出，2 mA驱动
OD4 ：带4 mA驱动输出开路漏极
OD8 ： 8 mA驱动输出开路漏极
IO2 ：输入和输出，2 mA驱动
O4 ：输出为4 mA驱动。
4.订购信息
表2：
套餐
28引脚塑料SO
28引脚TSSOP封装胶
订购信息
温度范围
40 °C
+85
°C
40 °C
+85
°C
北美以外的地区
PDIUSBD12
PDIUSBD12 PW
北美
PDIUSBD12
PDIUSBD12PW DH
PKG 。 DWG 。 ＃
SOT136-1
SOT361-1
5.框图
这是一个概念性的方框图，并且不包括每个单独的信号。
图2.框图。
9397 750 09238
皇家飞利浦电子有限公司2001年版权所有。
产品数据
牧师08 - 二○○一年十二月二十日
4 35
飞利浦半导体
PDIUSBD12
与并行总线的USB接口设备
6.功能描述
6.1模拟收发器
集成的收发器接口直接通过终端的USB电缆
电阻器。
6.2电压稳压器
3.3 V稳压器被集成在芯片上提供了模拟收发器。该电压
还提供了作为一个输出连接到外部1.5KΩ的上拉电阻。
可替换地， PDIUSBD12提供软件连接技术具有集成
1.5 kΩ的上拉电阻。
6.3 PLL
A 6 MHz至48 MHz的时钟倍频PLL （锁相环）是集成在芯片上。
这允许使用低成本的6 MHz的晶体。电磁干扰也被最小化因
低频晶振。有需要的操作无需外部元件
PLL 。
6.4位时钟恢复
比特时钟恢复电路从输入的USB数据流中的时钟
采用4倍过采样原则。它能够跟踪抖动和频率漂移特定网络版
由USB特定网络连接的阳离子。
6.5串行接口引擎（ PSIE ）
飞利浦SIE实现了全部的USB协议层。它完全由硬件
速度和需要的不是科幻固件干预。此块的功能包括：
同步模式的识别，并行/串行转换，位STUF网络纳克/解STUF网络NG ，
CRC校验/产生， PID VERI网络阳离子/产生，地址识别和
握手评估/产生。
6.6软件连接
到USB的连接是通过使（D）+ （用于高速USB实现
装置）高通过一个1.5 kΩ的上拉电阻。在PDIUSBD12 ， 1.5 kΩ上拉
电阻器被集成在芯片上，而不是连接到V
CC
在默认情况下。连接
通过由外部/系统微控制器发送的命令建立。这
允许系统微控制器之前完成初始化序列
决定建立连接的USB 。重新初始化USB总线的
也可以无需拔出电缆进行连接。
该PDIUSBD12将检查USB V
公共汽车
在连接之前，可用可
确立。 V
公共汽车
检测通过引脚EOT_N提供。看
第3.2节“引脚
说明
了解详细信息。共享的V
公共汽车
传感和EOT_N可以很容易地
用V来实现
公共汽车
电压的上拉电压为常
漏极开路输出的DMA控制器引脚。
9397 750 09238
皇家飞利浦电子有限公司2001年版权所有。
产品数据
牧师08 - 二○○一年十二月二十日
5 35
PDIUSBD12
与并行总线的USB接口设备
牧师08 - 二○○一年十二月二十日
产品数据
1.描述
该PDIUSBD12是一款性价比和功能优化的USB设备。它通常是在使用
基于微控制器的系统和具有该系统的微控制器通信。
在高速的通用并行接口。它也支持本地DMA
传输。
这种模块化的方法来实现一个USB接口允许设计人员
选择从现有的各种优化系统的微控制器。这
灵活性缩短了开发时间，风险和成本允许使用的
现有的体系结构，并尽量减少网络固件的投资。这导致最快
的方式来开发最具成本效益的USB外设的解决方案。
该PDIUSBD12完全符合
USB连接特定阳离子版本2.0 （基本速率） 。
这是
设计也符合大多数设备类特定连接的阳离子：成像类，
海量存储设备，通讯设备，印刷设备，与人类
接口设备。因此， PDIUSBD12非常适合于许多外设，如
打印机，扫描仪，外置大容量存储（ Zip驱动器） ，数码相机等，提供
立即降低成本的应用，目前使用的SCSI
实现。
PDIUSBD12的低挂起功耗连同的LazyClock输出
可以方便的实现设备，兼容于ACPI ，
OnNow的和USB电源管理的要求。低功耗工作
允许总线供电的外设的实施。
此外，它还集成功能，如软件连接 ，的GoodLink ，
可编程时钟输出，低频晶体振荡器，并整合
终端电阻。所有这些功能显储蓄着的成本做出贡献
系统的实施，并在同一时间缓解的先进的实施
USB功能集成的外设。
2.特点
s
符合
通用串行总线特定网络阳离子版本2.0 （基本速率）
s
集成了SIE ， FIFO存储器的高性能USB接口设备，
收发器和电压调节器
s
符合大多数设备类特定连接的阳离子
s
高速（ 2兆字节/秒）并行接口，任何外部微控制器或
微处理器
s
完全独立的DMA操作
s
集成320字节多CON组fi guration FIFO存储器
飞利浦半导体
PDIUSBD12
与并行总线的USB接口设备
s
主端点的双缓冲方案增加了吞吐量和例
实时数据传输
s
数据传输速率： 1兆字节/实现批量模式S， 1 Mb / s的可实现的
同步模式
s
具有非常良好的EMI性能总线供电能力
s
可控的LazyClock输出过程中暂停
s
USB总线的软件控制连接（软件连接 ）
s
与TRAF网络闪烁良好的USB连接指示灯（的GoodLink ）
s
可编程的时钟频率输出
s
符合ACPI ， OnNow的和USB电源管理的要求
s
内部上电复位和低电压复位电路
s
可在SO28和TSSOP28封装引脚
s
全工业级操作，从
40
+85
°C
s
高于8千伏的电路ESD保护，从而降低了外部元件成本
s
全扫描设计，故障覆盖率高（ >99 ％ ），确保了高品质的
s
操作双电压：
3.3
±0.3
V或4.0 5.5 V扩展5 V电源电压范围
s
多个中断模式，以方便批量和同步传输。
3.管脚信息
3.1钢钉
图1.引脚CON组fi guration 。
9397 750 09238
皇家飞利浦电子有限公司2001年版权所有。
产品数据
牧师08 - 二○○一年十二月二十日
2 35
飞利浦半导体
PDIUSBD12
与并行总线的USB接口设备
3.2引脚说明
表1：
符号
数据<0>
数据<1>
数据<2>
数据<3>
GND
数据<4>
数据<5>
数据<6>
数据<7>
ALE
引脚说明
针
1
2
3
4
5
6
7
8
9
10
TYPE
[1]
IO2
IO2
IO2
IO2
P
IO2
IO2
IO2
IO2
I
描述
位双向数据为0 。摆率控制的。
第1位双向数据。摆率控制的。
位双向数据2 。摆率控制的。
位双向数据3 。摆率控制的。
地面上。
位双向数据4 。摆率控制的。
位双向数据5 。摆率控制的。
位双向数据6 。摆率控制的。
第7位双向数据。摆率控制的。
地址锁存使能。下降沿用来关闭
的地址信息以多路复用的地址/数据锁存
总线。永久连接到低电平单独的地址/数据总线
CON组fi guration 。
片选（低电平有效） 。
设备处于暂停状态。
可编程输出时钟（摆率控制） 。
中断（低电平有效） 。
读选通（低电平有效） 。
写选通（低电平有效） 。
DMA请求。
DMA应答（低电平有效） 。
结束DMA传输（低电平有效）的。兼任V
公共汽车
感应。
当与DMACK_N断言在一起EOT_N才有效
而无论是RD_N或WR_N 。
复位（低电平有效和异步） 。内置上电复位
本电路芯片上，所以引脚可连接高到V
CC
.
的GoodLink LED指示灯（低电平有效）
水晶连接1 （ 6兆赫） 。
晶体连接2 （6兆赫） 。如果外部时钟信号，而不是
晶体的，被连接到XTAL1上，然后XTAL2应
FL oated 。
电源电压（ 4.0
5.5 V).
为了操作IC电压为3.3 V ，提供3.3 V至两个V
CC
和V
OUT3.3
销。
D- USB数据线。
USB D +数据线。
CS_N
CLKOUT
INT_N
RD_N
WR_N
DMREQ
EOT_N
11
13
14
15
16
17
19
I
I,OD4
O2
OD4
I
I
O4
I
I
挂起12
DMACK_N 18
RESET_N
GL_N
XTAL1
XTAL2
20
21
22
23
I
OD8
I
O
V
CC
24
P
D
D+
25
26
A
A
9397 750 09238
皇家飞利浦电子有限公司2001年版权所有。
产品数据
牧师08 - 二○○一年十二月二十日
3 35
飞利浦半导体
PDIUSBD12
与并行总线的USB接口设备
引脚说明
- 续
针
27
28
TYPE
[1]
P
I
描述
3.3 V稳压输出。为了操作IC电压为3.3 V ，供应
3.3 V至两个V
CC
和V
OUT3.3
销。
地址位。 A0 = 1选择命令指令; A0 = 0选择
数据阶段。该位是不在乎的复用地址
和数据总线CON组fi guration而且应该高电平。
表1：
符号
V
OUT3.3
A0
[1]
O2 ：输出，2 mA驱动
OD4 ：带4 mA驱动输出开路漏极
OD8 ： 8 mA驱动输出开路漏极
IO2 ：输入和输出，2 mA驱动
O4 ：输出为4 mA驱动。
4.订购信息
表2：
套餐
28引脚塑料SO
28引脚TSSOP封装胶
订购信息
温度范围
40 °C
+85
°C
40 °C
+85
°C
北美以外的地区
PDIUSBD12
PDIUSBD12 PW
北美
PDIUSBD12
PDIUSBD12PW DH
PKG 。 DWG 。 ＃
SOT136-1
SOT361-1
5.框图
这是一个概念性的方框图，并且不包括每个单独的信号。
图2.框图。
9397 750 09238
皇家飞利浦电子有限公司2001年版权所有。
产品数据
牧师08 - 二○○一年十二月二十日
4 35
飞利浦半导体
PDIUSBD12
与并行总线的USB接口设备
6.功能描述
6.1模拟收发器
集成的收发器接口直接通过终端的USB电缆
电阻器。
6.2电压稳压器
3.3 V稳压器被集成在芯片上提供了模拟收发器。该电压
还提供了作为一个输出连接到外部1.5KΩ的上拉电阻。
可替换地， PDIUSBD12提供软件连接技术具有集成
1.5 kΩ的上拉电阻。
6.3 PLL
A 6 MHz至48 MHz的时钟倍频PLL （锁相环）是集成在芯片上。
这允许使用低成本的6 MHz的晶体。电磁干扰也被最小化因
低频晶振。有需要的操作无需外部元件
PLL 。
6.4位时钟恢复
比特时钟恢复电路从输入的USB数据流中的时钟
采用4倍过采样原则。它能够跟踪抖动和频率漂移特定网络版
由USB特定网络连接的阳离子。
6.5串行接口引擎（ PSIE ）
飞利浦SIE实现了全部的USB协议层。它完全由硬件
速度和需要的不是科幻固件干预。此块的功能包括：
同步模式的识别，并行/串行转换，位STUF网络纳克/解STUF网络NG ，
CRC校验/产生， PID VERI网络阳离子/产生，地址识别和
握手评估/产生。
6.6软件连接
到USB的连接是通过使（D）+ （用于高速USB实现
装置）高通过一个1.5 kΩ的上拉电阻。在PDIUSBD12 ， 1.5 kΩ上拉
电阻器被集成在芯片上，而不是连接到V
CC
在默认情况下。连接
通过由外部/系统微控制器发送的命令建立。这
允许系统微控制器之前完成初始化序列
决定建立连接的USB 。重新初始化USB总线的
也可以无需拔出电缆进行连接。
该PDIUSBD12将检查USB V
公共汽车
在连接之前，可用可
确立。 V
公共汽车
检测通过引脚EOT_N提供。看
第3.2节“引脚
说明
了解详细信息。共享的V
公共汽车
传感和EOT_N可以很容易地
用V来实现
公共汽车
电压的上拉电压为常
漏极开路输出的DMA控制器引脚。
9397 750 09238
皇家飞利浦电子有限公司2001年版权所有。
产品数据
牧师08 - 二○○一年十二月二十日
5 35
QQ：2880707522 复制
