PDSP16488A MA
PDSP16488A MA
单芯片的二维卷积器与积分行延迟
取代1997年1月版， DS3742 - 3.1
DS3742 - 2000年4.0月
该PDSP16488A是一个完全集成，应用spe-
cific ，图像处理装置。它执行一个二维
一个视频窗口和一个内的像素之间的卷积
设置存储系数。内部乘数累加器
数组可以是多循环双倍或四倍的像素
时钟速率。然后，这使所列出的窗口大小的选择
表1中。
一个内部的32k位的RAM可被配置成提供
4个或8线延误。每个延迟的长度可以
被编程到用户的需求，最多的
每行1024像素。行延迟被布置成两
基团，其可以在内部串联连接，或者可以是
配置为接受单独的像素的输入。这允许跨
要支持系带视频或帧到帧的操作。
8位系数也在内部存储，并可以
可以从主计算机或从一个EPROM下载。没有
额外的逻辑来支持EPROM和一个单
设备可以支持多达16个卷积。
该PDSP16488A包含扩展加法器和
级联延迟网络，它允许多台设备。
卷积器具有较大的窗口可以被制造成
如表2所示。
中间32位精度被设置，以避免任何
溢出的危险，但最终的结果通常不会占用
所有位。该PDSP16488A因此提供了一个乘法器
输出路径，其允许用户以对齐结果提供给
的32位字的最显著端。
特点
I
I
I
I
I
I
I
I
I
该PDSP16488A是完全兼容的替代
为PDSP16488
8位或16位像素，速率高达40 MHz的
窗口尺寸可达8 ×8与一个单一的设备
八个内部线路延时
支持隔行和帧到帧的操作
从EPROM或远程主机提供的系数
可扩展的X和Y两个较大的窗口
增益控制和像素输出处理
132引脚QFP
A
B
C
JAN1997
D
转
日期
记
1993年3月1996年7月
聚酰亚胺被用作层间电介质和作为
玻璃熔封。
聚合物材料还可用于根据芯片附着其
到第1.2.1.b.要求（2）排除
catagorising该设备作为完全兼容。在每一个其它
对于该设备已经制造并筛选全
按照MIL-STD 883的要求（最新修订版
锡永） 。
变更通知
数据
SIZE
8
8
8
16
16
窗口大小
长x宽
4
8
8
4
8
4
4
8
4
4
最大像素
率
40MHz
20MHz
10MHz
20MHz
10MHz
LINE
延误
4x1024
4x1024
8x512
4x512
4x512
MIL -PRF- 38535的变更通知要求，将
可在此设备类型实现的。知名客户会
任何变化，因为上次团购订货时进一步通知
如果显著改变已作出的部分。
像素
时钟
发电机
EPROM
ADDR
数据
电源
RESET
表1单设备配置
最大像素
率
10MHz
10MHz
20MHz
20MHz
40MHz
40MHz
像素
SIZE
8
16
8
16
8
16
3x3
1
1
1
1
1
2
5x5
1
2
2
4
4*
-
窗口大小
7x7
1
2
2
4
4 *
-
9x9 11x11 15x15 23x23
4
-
6
-
-
-
4
-
6
-
-
-
4
-
8
-
-
-
9
-
-
-
-
-
综合
可选
场
商店
AUX
数据
A / D
变流器
数据
IN
SYNC
EXTRACT
CLK
SYNC
绕行
水库
延迟
SYNC
PDSP
16488A
卷积
产量
数据
*最大速度是线STOR推广延滞LIMITE到30 MHz
d
e
表2的设备来实现典型的窗口大小需要
图。 1典型的，独立的，实时系统
1
PDSP16488A MA
CE DS R / W PC0 PC1 RE CS3 ： 0
S
多用途
数据总线
X15:0
PROG
主
单身
DELOP
IP7 ： 0
BY
通
Y
延迟
1
LINE
延迟
控制
X
延迟
控制
注册
系数
STORE （ 64 ）
比较
箱子
3
LINE
基DLys
L7:0
Y
延迟
4
LINE
基DLys
8X8
数组
Mac的
过度
溢流
定标器
加法器
D15:0
数据
OUT
MUX
OEN
时钟
图。 2功能框图。
针无
功能
AC套餐
A1
B1
C2
C1
D2
D1
E2
E1
F2
G2
G1
H2
J1
J2
K1
K2
L1
L2
M1
N1
N2
L0
F1
L1
L2
L3
备用
L4
L5
L6
L7
IP7
备用
IP6
IP5
IP4
备用
IP3
IP2
IP1
IP0
绕行
针无
功能
AC套餐
X15
M3
X14
N3
X13
M4
备用
N4
单身
M5
X12
N5
X11
M6
主
M7
X10
N7
X9
M8
X8
N9
X7
M9
X6
N10
X5
M10
X4
N11
X3
M11
X2
N12
X1
N13
X0
M13
DELOP
L12
PC0
L13
针无
AC套餐
K12
K13
J12
J13
H12
G12
G13
F12
E13
E12
D13
D12
C13
C12
B13
A13
A12
B11
A11
B10
A10
功能
水库
CS0
CS1
CS2
CS3
PROG
DS
CE
读/写
HRES
OV
PC1
箱子
OEN
D0
D1
D2
D3
D4
D5
D6
针无
功能
AC套餐
B9
D7
A9
D8
B8
CLK
B7
备用
A7
D9
B6
D10
A5
D11
B5
备用
A4
D12
B4
D13
A3
D14
B3
D15
A2
F0
F1
VDD
N6
VDD
F13
VDD
A6
VDD
H1
GND
N8
GND
H13
GND
A8
GND
引脚输出表（ 84引脚PGA - AC84 ）
2
PDSP16488A MA
名字
IP7 ： 0
L7:0
TYPE
输入
I / O
描述
像素数据输入到第一行延迟。 [在16位模式下最显著字节]
像素数据输入到行延迟的第二组。 [在16位模式下至少有显著的字节。另外
从最后的行延迟的输出时，相应的模式位被置位。
当该输入是有源的第一行延迟在所述第一组被旁路。 （高） 。没有内部上拉。
复位线延迟的地址指针时高。通常实时地将复合同步信号
应用程序。在非实时系统，它定义了帧存储器更新周期，当低。
从原版或单装置向外部系数源地址/数据连接，以
X15定义EPROM或主机的支持。否则他们提供扩展的数据输入。
符号16位数据缩放或复用的32位中间数据。在中间的转移
最显著一半是有效时钟信号为低，并且至少显著一半时时钟为高。
在编程的主设备输出该引脚上的时间选通。这是流传下来的
链中的一个多设备系统中，使用
PC0
输入下一个设备上。
该引脚用于与
PC1
在多个设备系统。它终止在写选通
这是EPROM支持的主设备。
此输出提供了一个版本HRES输入已延迟了规定的数量
该用户。
从主计算机中的数据选通。低电平有效。该引脚将是支持的EPROM的输出
主设备提供选通的其余设备。
低电平有效的使能内部选通与R /
W
和
DS
执行读或写操作的
内部寄存器。在单个或主设备，这是从一个EPROM ，底部支撑
72地址总是使用和CE是不需要的。
CE
然后可以用于启动一个新的寄存器
负载顺序上电后装载序列。
读/未从主机CPU写一行。当EPROM使用此引脚应接低电平。
该引脚通常是一个输入这表示寄存器是要改变或检查。它是
然而，从一个EPROM的输出支持单或主设备的指示来的其余部分
该寄存器被更新的系统。
时钟。所有事件被触发在时钟的上升沿，除非至少显著的闩锁
扩展输入。内部时钟可以由两个或四个，以增加有效相乘
乘法器的数目。
此输出指示从内部比较的结果。较高的值表明该像素
大于内部阈值。的输出是只从一个链中的最后一个装置有效。
当这种高输出表明出现了增益控制溢出。
上电复位信号，低电平有效力量。
接地以指示单个设备的系统。内部上拉电阻。
接地以指示在多个设备系统的主设备。必须保持开路
在一台设备的系统。内部上拉。
输出使能信号。低电平有效。
4个地址位从MASTER在多设备系统指定的16设备之一。必须
在外部解码以提供芯片使对其他设备。
这些位表示通过自动选择逻辑给出的字段选择。相同的编码时所用
用于控制的寄存器位C 5 ： 4被使用。
四个电源和接地对。所有必须连接。
绕行
HRES
输入
输入
X15:0
双
功能
产量
D15:0
PC1
产量
PC0
输入
DELOP
产量
DS
I / O
CE
输入
读/写
PROG
输入
I / O
CLK
输入
箱子
产量
OV
水库
单身
主
产量
输入
输入
输入
OEN
CS3 ： 0
输入
输出
F1:0
输出
VCC / GND
供应
3
PDSP16488A MA
基本操作
乘法器阵列
该PDSP16488A卷积进行加权
总和为N ×N的二维窗口内的所有像素。
每个像素值乘以一个签名系数或权重，
及乘积相加在一起。在实践中积极
权重将被用来产生平均化效果，具有
各个分布规律，负权重将被用于
边缘增强。窗口被连续地移动
在视频帧，并进行实时操作的新的结果
必须为每一个象素时钟得到。在大多数应用
奇数尺寸的窗口将被使用，从而导致中心像素
其值由周围像素进行修改。
该PDSP16488A包含了16个8×8乘法器
每生产一个16位的结果。内部像素时钟
由用户提供可以由两个或四个，乘以其
连同专有的体系结构，使每个多
钳将在一个像素时钟期间多次使用。这
增加有效数乘法器，这是可用
能够给用户，从16到分别为32或64 。这
架构产生芯片面积的非常有效的利用，
并允许线路延迟要在同一收容
装置。
在16乘法器被布置成4深4
广泛，导致4有效阵列由8或8×8与
多骑自行车的选择。乘法器阵列也可以是
配置为处理16位带符号的像素;的有效数
可用乘数，然后减半。
输出精度
具有8位的像素，和一个8×8的窗口中，它有可能为
累计总和增长到22位的单个设备内。
用16位的像素，和8× 4窗口（最大
可能的话） ，总和可以增长到29位。该PDSP16488A
实际上允许字增长到32位，并且因此允许
几个设备，而不会过度的任何危险级联
流动。因为系数可以是否定的，则最后的结果是一个32
位带符号二进制补码数。
在一个特定的应用所期望的输出将位于
在这些32位的某处，实际位置是
取决于所使用的系数的值。这将导致概率
题在物理上选择哪一个输出管脚连接到
其余的系统。为了克服这个问题的
PDSP16488A包含输出倍增，或增益控制，
这使得最终的结果被对准到最显
32位内部result.The提供的的倾斜结束
乘法器，而不是一个简单的移位器，使增益为
更准确的定义。
调整后的结果16最显著位
可在输出管脚，并且包含一个符号位。
线路延时运行
内部RAM被布置在两个单独的组，和
可以被配置为提供行延迟，以匹配所选
的卷积器的大小。当一台四深装置被使用时，
与8位像素， 4行延迟可用，每个人都可以
被编程为包含多达1024个像素。在一个深八
阵列，或IF16需要比特像素，每行最多可包含
512像素。图4示出了可用的选项。
第一行延迟的基团中的一个可任选
或缩小，切换一个输入管脚的控制下。它被用来
延迟的像素输入数据时，从另一个获得
卷积器中的多设备的系统，或将其用于支持
隔行扫描视频。
信号L 7 ：0可以用作像素的输入或输出。
它们在接通电源时，以避免可能的配置为输入
总线冲突，而是通过设置模式控制位可以成为
输出。然后它们可以被用于驱动另一台设备时
多个PDSP16488A的需要。
输出饱和
如果从卷积器的输出被驱动显示，
消极的像素会产生错误的结果。一个选项是这样
提供了强制所有负面的结果为零，这是
然后解释为黑的显示。同时
积极的结果，这溢出的增益控制，被迫
饱和在最正数，即峰值白色。在这
模式的输出符号位总是零，并且不应该
连接到A / D转换器。
一个单独的选项将迫使正面和负面的
溢出到饱和时它们各自的最大值的值，但
规模负的成绩仍然有效。增益控制溢出
警告标志也是可用的，其可以在主CPU可以使用
支持的系统来改变增益的参数，如果溢出
是不能接受的。
隔行扫描视频
当使用实时隔行视频，图片或
帧由两场组成，与奇数行中的一个场
行和偶数行中的另一方。外部场的延迟是这样
从相邻线路收集信息所需要的
卷积器需要两个输入总线。公交车提供
延迟的像素有一个额外的内部线路的延迟。这是唯一的
在包含在任何一对线的上线的领域中使用，
并且必须绕过在其他领域。它可以确保数据
从前面场总是对应于线以上
本有源线，并避免了需要改变
系数从一个场到下一个位置。
图3示出了翻译从物理到内部
一线岗位，对单台设备隔行扫描系统。线N是
行当前的卷入，可以是一个或两个
行之前的行当前正在生产的。
当需要四个或更多的线窗口是为
实施中，第一行延迟，该组中从供给
在L7 ： 0引脚，必须始终绕过。这种旁路选项
由寄存器B控制，位7和不被影响
旁路输入引脚。该系数必须被加载到
所示的位置，这符合翻译的一线岗位，
与未使用的系数，阴影显示，满载为零的。
二进制输出
该PDSP16488A包含一个16位运算的COM
parator其允许来自增益控制的输出是
与先前设定值进行比较。输出
标志允许用户向detemine如果结果是高于或
下面包含的内部寄存器的值。
4
PDSP16488A MA
PDSP16488A MA
单芯片的二维卷积器与积分行延迟
取代1997年1月版， DS3742 - 3.1
DS3742 -
5.0月
2000
该PDSP16488A是一个完全集成，应用spe-
cific ，图像处理装置。它执行一个二维
一个视频窗口和一个内的像素之间的卷积
设置存储系数。内部乘数累加器
数组可以是多循环双倍或四倍的像素
时钟速率。然后，这使所列出的窗口大小的选择
表1中。
一个内部的32k位的RAM可被配置成提供
4个或8线延误。每个延迟的长度可以
被编程到用户的需求，最多的
每行1024像素。行延迟被布置成两
基团，其可以在内部串联连接，或者可以是
配置为接受单独的像素的输入。这允许跨
要支持系带视频或帧到帧的操作。
8位系数也在内部存储，并可以
可以从主计算机或从一个EPROM下载。没有
额外的逻辑来支持EPROM和一个单
设备可以支持多达16个卷积。
该PDSP16488A包含扩展加法器和
级联延迟网络，它允许多台设备。
卷积器具有较大的窗口可以被制造成
如表2所示。
中间32位精度被设置，以避免任何
溢出的危险，但最终的结果通常不会占用
所有位。该PDSP16488A因此提供了一个乘法器
输出路径，其允许用户以对齐结果提供给
的32位字的最显著端。
特点
I
I
I
I
I
I
I
I
I
该PDSP16488A是完全兼容的替代
为PDSP16488
8位或16位像素，速率高达40 MHz的
窗口尺寸可达8 ×8与一个单一的设备
八个内部线路延时
支持隔行和帧到帧的操作
从EPROM或远程主机提供的系数
可扩展的X和Y两个较大的窗口
增益控制和像素输出处理
132引脚QFP
A
B
C
JAN1997
D
转
日期
记
1993年3月1996年7月
聚酰亚胺被用作层间电介质和作为
玻璃熔封。
聚合物材料还可用于根据芯片附着其
到第1.2.1.b.要求（2）排除
catagorising该设备作为完全兼容。在每一个其它
对于该设备已经制造并筛选全
按照MIL-STD 883的要求（最新修订版
锡永） 。
变更通知
数据
SIZE
8
8
8
16
16
窗口大小
长x宽
4
8
8
4
8
4
4
8
4
4
最大像素
率
40MHz
20MHz
10MHz
20MHz
10MHz
LINE
延误
4x1024
4x1024
8x512
4x512
4x512
MIL -PRF- 38535的变更通知要求，将
可在此设备类型实现的。知名客户会
任何变化，因为上次团购订货时进一步通知
如果显著改变已作出的部分。
像素
时钟
发电机
EPROM
ADDR
数据
电源
RESET
表1单设备配置
最大像素
率
10MHz
10MHz
20MHz
20MHz
40MHz
40MHz
像素
SIZE
8
16
8
16
8
16
3x3
1
1
1
1
1
2
5x5
1
2
2
4
4*
-
窗口大小
7x7
1
2
2
4
4 *
-
9x9 11x11 15x15 23x23
4
-
6
-
-
-
4
-
6
-
-
-
4
-
8
-
-
-
9
-
-
-
-
-
综合
可选
场
商店
AUX
数据
A / D
变流器
数据
IN
SYNC
EXTRACT
CLK
SYNC
绕行
水库
延迟
SYNC
PDSP
16488A
卷积
产量
数据
*最大速度是线STOR推广延滞LIMITE到30 MHz
d
e
表2的设备来实现典型的窗口大小需要
图。 1典型的，独立的，实时系统
1
PDSP16488A MA
CE DS R / W PC0 PC1 RE CS3 ： 0
S
多用途
数据总线
X15:0
PROG
主
单身
DELOP
IP7 ： 0
BY
通
Y
延迟
1
LINE
延迟
控制
X
延迟
控制
注册
系数
STORE （ 64 ）
比较
箱子
3
LINE
基DLys
L7:0
Y
延迟
4
LINE
基DLys
8X8
数组
Mac的
过度
溢流
定标器
加法器
D15:0
数据
OUT
MUX
OEN
时钟
图。 2功能框图。
针无
功能
AC套餐
A1
B1
C2
C1
D2
D1
E2
E1
F2
G2
G1
H2
J1
J2
K1
K2
L1
L2
M1
N1
N2
L0
F1
L1
L2
L3
备用
L4
L5
L6
L7
IP7
备用
IP6
IP5
IP4
备用
IP3
IP2
IP1
IP0
绕行
针无
功能
AC套餐
X15
M3
X14
N3
X13
M4
备用
N4
单身
M5
X12
N5
X11
M6
主
M7
X10
N7
X9
M8
X8
N9
X7
M9
X6
N10
X5
M10
X4
N11
X3
M11
X2
N12
X1
N13
X0
M13
DELOP
L12
PC0
L13
针无
AC套餐
K12
K13
J12
J13
H12
G12
G13
F12
E13
E12
D13
D12
C13
C12
B13
A13
A12
B11
A11
B10
A10
功能
水库
CS0
CS1
CS2
CS3
PROG
DS
CE
读/写
HRES
OV
PC1
箱子
OEN
D0
D1
D2
D3
D4
D5
D6
针无
功能
AC套餐
B9
D7
A9
D8
B8
CLK
B7
备用
A7
D9
B6
D10
A5
D11
B5
备用
A4
D12
B4
D13
A3
D14
B3
D15
A2
F0
F1
VDD
N6
VDD
F13
VDD
A6
VDD
H1
GND
N8
GND
H13
GND
A8
GND
引脚输出表（ 84引脚PGA - AC84 ）
2
PDSP16488A MA
名字
IP7 ： 0
L7:0
TYPE
输入
I / O
描述
像素数据输入到第一行延迟。 [在16位模式下最显著字节]
像素数据输入到行延迟的第二组。 [在16位模式下至少有显著的字节。另外
从最后的行延迟的输出时，相应的模式位被置位。
当该输入是有源的第一行延迟在所述第一组被旁路。 （高） 。没有内部上拉。
复位线延迟的地址指针时高。通常实时地将复合同步信号
应用程序。在非实时系统，它定义了帧存储器更新周期，当低。
从原版或单装置向外部系数源地址/数据连接，以
X15定义EPROM或主机的支持。否则他们提供扩展的数据输入。
符号16位数据缩放或复用的32位中间数据。在中间的转移
最显著一半是有效时钟信号为低，并且至少显著一半时时钟为高。
在编程的主设备输出该引脚上的时间选通。这是流传下来的
链中的一个多设备系统中，使用
PC0
输入下一个设备上。
该引脚用于与
PC1
在多个设备系统。它终止在写选通
这是EPROM支持的主设备。
此输出提供了一个版本HRES输入已延迟了规定的数量
该用户。
从主计算机中的数据选通。低电平有效。该引脚将是支持的EPROM的输出
主设备提供选通的其余设备。
低电平有效的使能内部选通与R /
W
和
DS
执行读或写操作的
内部寄存器。在单个或主设备，这是从一个EPROM ，底部支撑
72地址总是使用和CE是不需要的。
CE
然后可以用于启动一个新的寄存器
负载顺序上电后装载序列。
读/未从主机CPU写一行。当EPROM使用此引脚应接低电平。
该引脚通常是一个输入这表示寄存器是要改变或检查。它是
然而，从一个EPROM的输出支持单或主设备的指示来的其余部分
该寄存器被更新的系统。
时钟。所有事件被触发在时钟的上升沿，除非至少显著的闩锁
扩展输入。内部时钟可以由两个或四个，以增加有效相乘
乘法器的数目。
此输出指示从内部比较的结果。较高的值表明该像素
大于内部阈值。的输出是只从一个链中的最后一个装置有效。
当这种高输出表明出现了增益控制溢出。
上电复位信号，低电平有效力量。
接地以指示单个设备的系统。内部上拉电阻。
接地以指示在多个设备系统的主设备。必须保持开路
在一台设备的系统。内部上拉。
输出使能信号。低电平有效。
4个地址位从MASTER在多设备系统指定的16设备之一。必须
在外部解码以提供芯片使对其他设备。
这些位表示通过自动选择逻辑给出的字段选择。相同的编码时所用
用于控制的寄存器位C 5 ： 4被使用。
四个电源和接地对。所有必须连接。
绕行
HRES
输入
输入
X15:0
双
功能
产量
D15:0
PC1
产量
PC0
输入
DELOP
产量
DS
I / O
CE
输入
读/写
PROG
输入
I / O
CLK
输入
箱子
产量
OV
水库
单身
主
产量
输入
输入
输入
OEN
CS3 ： 0
输入
输出
F1:0
输出
VCC / GND
供应
3
PDSP16488A MA
基本操作
乘法器阵列
该PDSP16488A卷积进行加权
总和为N ×N的二维窗口内的所有像素。
每个像素值乘以一个签名系数或权重，
及乘积相加在一起。在实践中积极
权重将被用来产生平均化效果，具有
各个分布规律，负权重将被用于
边缘增强。窗口被连续地移动
在视频帧，并进行实时操作的新的结果
必须为每一个象素时钟得到。在大多数应用
奇数尺寸的窗口将被使用，从而导致中心像素
其值由周围像素进行修改。
该PDSP16488A包含了16个8×8乘法器
每生产一个16位的结果。内部像素时钟
由用户提供可以由两个或四个，乘以其
连同专有的体系结构，使每个多
钳将在一个像素时钟期间多次使用。这
增加有效数乘法器，这是可用
能够给用户，从16到分别为32或64 。这
架构产生芯片面积的非常有效的利用，
并允许线路延迟要在同一收容
装置。
在16乘法器被布置成4深4
广泛，导致4有效阵列由8或8×8与
多骑自行车的选择。乘法器阵列也可以是
配置为处理16位带符号的像素;的有效数
可用乘数，然后减半。
输出精度
具有8位的像素，和一个8×8的窗口中，它有可能为
累计总和增长到22位的单个设备内。
用16位的像素，和8× 4窗口（最大
可能的话） ，总和可以增长到29位。该PDSP16488A
实际上允许字增长到32位，并且因此允许
几个设备，而不会过度的任何危险级联
流动。因为系数可以是否定的，则最后的结果是一个32
位带符号二进制补码数。
在一个特定的应用所期望的输出将位于
在这些32位的某处，实际位置是
取决于所使用的系数的值。这将导致概率
题在物理上选择哪一个输出管脚连接到
其余的系统。为了克服这个问题的
PDSP16488A包含输出倍增，或增益控制，
这使得最终的结果被对准到最显
32位内部result.The提供的的倾斜结束
乘法器，而不是一个简单的移位器，使增益为
更准确的定义。
调整后的结果16最显著位
可在输出管脚，并且包含一个符号位。
线路延时运行
内部RAM被布置在两个单独的组，和
可以被配置为提供行延迟，以匹配所选
的卷积器的大小。当一台四深装置被使用时，
与8位像素， 4行延迟可用，每个人都可以
被编程为包含多达1024个像素。在一个深八
阵列，或IF16需要比特像素，每行最多可包含
512像素。图4示出了可用的选项。
第一行延迟的基团中的一个可任选
或缩小，切换一个输入管脚的控制下。它被用来
延迟的像素输入数据时，从另一个获得
卷积器中的多设备的系统，或将其用于支持
隔行扫描视频。
信号L 7 ：0可以用作像素的输入或输出。
它们在接通电源时，以避免可能的配置为输入
总线冲突，而是通过设置模式控制位可以成为
输出。然后它们可以被用于驱动另一台设备时
多个PDSP16488A的需要。
输出饱和
如果从卷积器的输出被驱动显示，
消极的像素会产生错误的结果。一个选项是这样
提供了强制所有负面的结果为零，这是
然后解释为黑的显示。同时
积极的结果，这溢出的增益控制，被迫
饱和在最正数，即峰值白色。在这
模式的输出符号位总是零，并且不应该
连接到A / D转换器。
一个单独的选项将迫使正面和负面的
溢出到饱和时它们各自的最大值的值，但
规模负的成绩仍然有效。增益控制溢出
警告标志也是可用的，其可以在主CPU可以使用
支持的系统来改变增益的参数，如果溢出
是不能接受的。
隔行扫描视频
当使用实时隔行视频，图片或
帧由两场组成，与奇数行中的一个场
行和偶数行中的另一方。外部场的延迟是这样
从相邻线路收集信息所需要的
卷积器需要两个输入总线。公交车提供
延迟的像素有一个额外的内部线路的延迟。这是唯一的
在包含在任何一对线的上线的领域中使用，
并且必须绕过在其他领域。它可以确保数据
从前面场总是对应于线以上
本有源线，并避免了需要改变
系数从一个场到下一个位置。
图3示出了翻译从物理到内部
一线岗位，对单台设备隔行扫描系统。线N是
行当前的卷入，可以是一个或两个
行之前的行当前正在生产的。
当需要四个或更多的线窗口是为
实施中，第一行延迟，该组中从供给
在L7 ： 0引脚，必须始终绕过。这种旁路选项
由寄存器B控制，位7和不被影响
旁路输入引脚。该系数必须被加载到
所示的位置，这符合翻译的一线岗位，
与未使用的系数，阴影显示，满载为零的。
二进制输出
该PDSP16488A包含一个16位运算的COM
parator其允许来自增益控制的输出是
与先前设定值进行比较。输出
标志允许用户向detemine如果结果是高于或
下面包含的内部寄存器的值。
4
PDSP16488A
单芯片的二维卷积器与积分行延迟
超前信息
DS3713
ISSUE 6.4
1997年12月
该PDSP16488A是一个完全集成，应用程序特定的，
图像处理装置。它执行一个二维convo-
一个视频窗口内的像素和一组之间lution
存储的系数。内部乘数累加器阵列
要多循环的两倍或四倍的像素时钟频率。这
然后给出在表1中列出的窗口的大小选项。
内部32kbit RAM可被配置为提供任
四个或八个线延误。每个延迟的长度可以是
编程到用户的需求，最多1024个
每行的像素。行延迟被安排在两个基团，其
可以在内部串联连接，或者可以被配置为
接受单独的像素输入。这让隔行扫描视频或
要支持的帧到帧的操作。
8位系数也存储在内部，并且可以是
从一台主计算机或从一个EPROM下载。没有
额外的逻辑来支持EPROM和一个单
设备可以支持多达16个卷积。
该PDSP16488A包含扩展加法器和延迟
级联网络，它允许多台设备。 CON-
volvers具有较大的窗口可以被制成如图
表2中。
中间32位精度被设置，以避免任何危险
溢出的，但最终的结果将不会正常占据的所有位。
该PDSP16488A因此提供了一个增益控制块
输出路径，这允许用户在结果对齐到最
的32位字的显著端。
综合
数据
像素
时钟
根
SYNC
奇怪的科幻场
动力
EPROM
ON
ADDR数据重置
CLK
HRES
绕行
水库
DELOP
SYNC
EXTRACT
延迟
SYNC
PDSP16488A
ADC
可选
场
延迟
L7:0
D15:0
产量
数据
IP7 ： 0
图。 1典型的单机实时系统
像素大小的窗口
尺寸宽度深度
8
8
8
16
16
4
8
8
4
8
4
4
8
4
4
最大像素
率（兆赫）
20
20
10
20
10
线延误
431024
431024
83512
43512
43512
特点
s
该PDSP16488A是替代
PDSP16488 （参见下面的注释）
s
8位或16位像素，速率高达40 MHz的
s
窗口大小高达838一台设备
s
八个内部线路延时
s
支持隔行扫描和帧到帧操作
s
从EPROM或远程主机提供的系数
s
可扩展的X和Y两个较大的窗口
s
增益控制和像素输出处理
s
84针PGA或132 - pin QFP封装选项
注意：
PDSP16488A设备都不能保证与级联
PDSP16488设备。卓联半导体公司不推荐
该PDSP16488A与PDSP16488器件在单个混合
设备的设计。该PDSP16488A需要外部上拉
在EPROM模式电阻（见静态电气特性） 。
表1单PDSP16488A配置
马克斯。
PDSP16488As的N3N窗口大小号
像素像素
率的大小
3
3
3 5
3
5 7
3
7 9
3
9 11311 15315 23323
（兆赫）
10
10
20
20
40
40
8
16
8
16
8
16
1
1
1
1
1
2
1
2
2
4
4*
-
1
2
2
4
4*
-
4
-
6
-
-
-
4
-
6
-
-
-
4
-
8
-
-
-
9
-
-
-
-
-
订购信息
商用（ 0
°
C到
170
°
C)
PDSP16488A / C0 / AC （ PGA ）
工业（ 240
°
C到
185
°
C)
PDSP16488A / B0 / AC （ PGA ）
PDSP16488A / B0 / GC （ QFP ）
军事（ 255
°
C到
1125
°
C)
PDSP16488A / A0 / AC （ PGA ）
PDSP16488A / A0 / GC （ QFP ）
PDSP16488A / MA / ACBR （ PGA ） MIL -STD- 883 B类*
PDSP16488A / MA / GCPR （ QFP ）， MIL -STD- 883 B类*
*
请参见下面的注意事项静态电气CharacteristicsTable
*最大速率由行门店扩张的延迟限制在30MHz的
表2 PDSP16488As实现典型的窗口大小需要
PDSP16488A
信号
IP7 ： 0
L7:0
绕行
HRES
X15:0
D15:0
PC1
TYPE
输入
I / O
输入
输入
双
功能
产量
产量
输入
产量
I / O
输入
描述
像素数据输入到第一行延迟（在16位模式下最显著字节） 。
像素数据输入到行延迟的第二组。 （在16位模式下最显著字节） 。 Alterna-
tively从最后一行延迟的输出时，相应的模式位被置位。
当此输入为高时，第一行延迟在所述第一组被旁路。没有内部上拉电阻。
复位线延迟的地址指针时高。通常实时地将复合同步信号
应用程序。在非实时系统，它定义了帧存储器更新周期，当低。
从主或单一设备地址/数据连接到外部系数源，
与X15定义EPROM或主机的支持。否则他们提供扩展的数据输入。
符号的16位定标数据或复用的32位中间数据。在中间的转移
最显著一半是有效时钟信号为低，并且至少显著一半时时钟为高。
在编程的主设备输出该引脚上的时间选通。这是传下来的
该链中的多设备的系统，使用该
PC0
输入下一个设备上。
该引脚用于与
PC1
在多个设备系统。它终止了写选通
从中EPROM支持的主设备。
此输出提供了一个版本HRES输入已延迟了规定的数量
该用户。
从主计算机中的数据选通，低电平有效。该引脚将是一个EPROM的输出
支持主设备提供选通的其余设备。
低电平有效的使能内部与门
读/写
和
DS
执行读或写操作的
内部寄存器。在单个或主设备，它是从一个EPROM支承，该
底部72的地址总是使用和
CE
是不需要的。
CE
然后可以用于启动
负载顺序上电后新的寄存器写入序列。
读/未从主机CPU写一行。当EPROM使用此引脚应接低电平。
该引脚通常是一个输入这表示寄存器是要改变或检查。它是
然而，从一个EPROM的输出支持单或主设备的指示，以剩下
该寄存器被更新的系统。
时钟。所有事件被触发在CLK的上升沿，除非至少显著的闩锁
扩展输入。内部时钟可以由两个或四个，以增加被乘
有效数字乘数。
此输出指示从内部比较的结果。较高的值表明该像素
大于内部阈值。的输出是只从一个链中的最后一个装置有效。
当这种高输出表明出现了增益控制溢出。
上电复位信号，低电平有效力量。
接地以指示单个设备的系统。内部上拉电阻。
接地以指示在多个设备系统的主设备。必须保持开路
在一台设备的系统。内部上拉电阻。
输出使能信号。低电平有效。
4个地址位来自主在多设备系统指定的16设备之一。
必须从外部解码，以提供芯片能够为更多的设备。
这些位表示通过自动选择逻辑的增益控制提供的字段选择。相同的编码
与用于控制寄存器位C 5 ： 4被使用。
15V电源。所有V
DD
引脚都必须连接。
0V电源。所有GND引脚都必须连接。
PC0
DELOP
DS
CE
读/写
输入
I / O
PROG
CLK
输入
箱子
OVR
水库
单身
主
产量
产量
输入
输入
输入
输入
输出
输出
动力
动力
OEN
CS3 ： 0
F1:0
V
DD
GND
表3信号说明
2
PDSP16488A
A
1
2
3
4
5
6
7
8
9
10
11
12
13
B
C
D
E
F
G
H
J
K
L
M
N
图。 3A引脚连接84 I / O引脚栅阵列封装 - AC84 （电源） （底视图）
销132
销1
图3b的引脚连接132 I / O陶瓷强国扁平封装 - GC132 （电源） （俯视图）
图3引脚连接图（不按比例） 。请参阅表3信号说明和表4和表5引脚。
4
PDSP16488A
针
A1
B1
C2
C1
D2
D1
E2
E1
F2
G2
G1
H2
J1
J2
K1
K2
L1
信号
L0
F1
L1
L2
L3
N / C
L4
L5
L6
L7
IP7
N / C
IP6
IP5
IP4
N / C
IP3
针
L2
M1
N1
N2
M3
N3
M4
N4
M5
N5
M6
M7
N7
M8
N9
M9
N10
信号
IP2
IP1
IP0
绕行
X15
X14
X13
N / C
单身
针
M10
N11
M11
N12
N13
M13
L12
L13
K12
K13
J12
J13
H12
G12
G13
F12
E13
信号
X5
X4
X3
X2
X1
X0
DELOP
PC0
针
E12
D13
D12
C13
C12
B13
A13
A12
B11
A11
B10
A10
B9
A9
B8
B7
A7
信号
HRES
OVR
PC1
针
B6
A5
B5
A4
B4
A3
B3
A2
F1
N6
F13
A6
H1
N8
H13
A8
信号
D10
D11
N / C
D12
D13
D14
D15
F0
V
DD
1
V
DD
2
V
DD
3
V
DD
4
GND1
GND2
GND3
GND4
箱子
OEN
水库
X12
X11
主
X10
X9
X8
X7
X6
CS0
CS1
CS2
CS3
PROG
DS
CE
读/写
D0
D1
D2
D3
D4
D5
D6
D7
D8
CLK
N / C
D9
表4引脚连接的AC84 （功率）封装。参见图。 3A 。
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
信号
N / C
D0
OEN
针
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
信号
N / C
X2
X3
X4
N / C
X5
GND
X6
X7
N / C
X8
X9
V
DD
V
DD
V
DD
X10
主
针
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
信号
N / C
IP1
GND
IP2
N / C
V
DD
IP3
V
DD
IP4
GND
IP5
GND
IP6
V
DD
IP7
V
DD
N / C
L7
GND
L6
GND
L5
V
DD
L4
V
DD
L3
V
DD
L2
GND
L1
F1
L0
N / C
针
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
信号
N / C
V
DD
F0
D15
N / C
D14
D13
GND
D12
GND
V
DD
V
DD
D11
D10
D9
GND
CLK
CLK
CLK
GND
GND
D8
V
DD
D7
D6
D5
D4
GND
D3
N / C
D2
D1
N / C
箱子
PC1
V
DD
GND
OVR
N / C
HRES
读/写
CE
N / C
N / C
GND
N / C
DS
GND
V
DD
PROG
N / C
X11
X12
单身
GND
CS3
CS2
CS1
CS0
V
DD
水库
PC0
N / C
DELOP
X0
X1
N / C
GND
GND
N / C
X13
X14
N / C
X15
V
DD
绕行
IP0
V
DD
N / C
表5引脚连接的GC132 （功率）封装。参照图3b所示。
5
QQ：2880707522 复制
