PDSP16350
I / Q分路器/ NCO
1993年12月的数字视频& DSP芯片手册， HB3923-1替代版本
DS3711 - 1996年2.3月
PDSP16350
该PDSP16350提供了一个集成的解决
需要非常精确的，数字化的，正弦和余弦波形。
这两个波形同时产生，以16
位的振幅精度，并使用的是34位的合成
相位累加器。这个越显著位提供
16比特的相位精度为正弦和余弦查找
表。
具有20MHz的系统时钟，波形高达10 MHz可以
生产，以0.001 Hz的分辨率。如果频率调制
化是必需的，没有不连续点时，相位增量
值可以线性地在每个时钟周期被改变。 Alterna-
tively绝对相位跳变，可向任何相位值。
两个乘法器输出的规定允许的正弦和
余弦波形是振幅调制的16位的
值出现在输入端口上。也可使用此选项
以产生从一个同相分量和正交分量
输入信号。该I / Q split函数所要求的系统
其中使用复杂的信号处理。
DIN
相位偏移
注册
相INCR
注册
缩放
注册
ACCUM
MUX
相ACCUM
注册
CORDIC处理器阵列
特点
s
s
s
s
s
直接数字频率合成器产生正弦同步
和余弦值
16位的相位和振幅的精度，使杂散水平
下来 - 90分贝
Synthesised输出从直流到10 MHz的精度
0.001赫兹好
振幅和相位调制模式
84脚PGA或132引脚QFP
图。 1框图
罪
COS
应用
s
s
s
s
s
s
s
数字控制振荡器（NCO）
正交信号发生器
调频，调相，或者调幅信号调制器
扫频振荡器
高密度的信号星座图的应用与simul-
taneous幅度和相位调制
超高频发生器VHF参考
信号解调器
相关产品
PDSP16256/A
PDSP16510A
PDSP16488A
可编程FIR滤波器
FFT处理器
二维卷积器
1
PDSP16350
N
跳转
模式
DIN19
DIN21
DIN23
VDD
DIN26
GND
DIN28
DIN30
DIN32
VOUT
水库
M
DIN17
DIN18
DIN20
DIN22
DIN24
DIN25
DIN27
DIN29
DIN31
DIN33
VIN
L
DIN15
DIN16
SIN15
SIN14
K
DIN13
DIN14
SIN13
SIN12
J
DIN11
DIN12
SIN11
SIN10
H
GND
DIN10
SIN9
GND
G
DIN9
DIN8
SIN8
SIN7
F
VDD
DIN7
SIN6
VDD
E
DIN6
DIN5
SIN4
SIN5
D
DIN4
DIN3
SIN2
SIN3
C
DIN2
DIN1
SIN0
SIN1
B
DIN0
COS15
COS13
COS11
COS9
COS7
COS6
COS4
COS2
COS0
CEN
A
时钟
GND
COS14
COS12
COS10
VDD
COS8
GND
COS5
COS3
COS1
OES
OEC
1
2
3
4
5
6
7
8
9
10
11
12
13
图。 2 A.引脚方式 - 仰视图（ 84引脚PGA - AC84 ）
2
PDSP16350
GC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
SIG
N / C
CEN
N / C
SIN0
SIN1
SIN2
GND
VDD
SIN3
SIN4
N / C
SIN5
SIN6
N / C
SIN7
SIN8
VDD
GND
SIN9
N / C
SIN10
SIN11
N / C
SIN12
SIN13
SIN14
VDD
GND
SIN15
VIN
N / C
N / C
RESET
GC
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
SIG
N / C
VOUT
DIN33
GND
VDD
DIN32
N / C
DIN31
DIN30
N / C
DIN29
DIN28
N / C
DIN27
GND
VDD
DIN26
DIN25
DIN24
DIN23
VDD
DIN22
GND
DIN21
VDD
DIN20
DIN19
GND
VDD
DIN18
模式
跳转
VDD
GC
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
SIG
GND
DIN17
N / C
DIN16
DIN15
GND
VDD
DIN14
DIN13
DIN12
N / C
DIN11
DIN10
N / C
DIN9
GND
VDD
DIN8
DIN7
DIN6
N / C
DIN5
N / C
DIN4
DIN3
VDD
GND
DIN2
DIN1
N / C
DIN0
N / C
CLK
GC
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
SIG
GND
VDD
GND
N / C
COS15
COS14
N / C
COS13
COS12
N / C
COS11
N / C
COS10
COS9
VDD
GND
COS8
COS7
N / C
COS6
COS5
N / C
COS4
N / C
COS3
COS2
N / C
COS1
VDD
GND
COS0
OES
OEC
图2B引脚输出（ 132引脚QFP陶瓷 - GC132 ）
3
PDSP16350
信号
描述
DIN33 ： 0
数据总线为输入寄存器。该输入寄存器提供了34位，增量或绝对的，相
值，如果该模式引脚为低电平。可替换地，如果在模式引脚为高电平时，它提供了任一18位的相
增量价值，通过D17 ： 0 ，并通过D33一个16位的分度值： 18或34位的相位增量值
根据JUMP输入见下文。
16位小数补码格式正弦输出数据。
16位小数补码格式余弦输出数据。
时钟使能数据输入寄存器。当低时，数据将被锁存的时钟的上升沿。
当高的数据将被保留在输入寄存器中。
模式控制输入。当低时，在输入寄存器中的数据被解释为一个34位的相位增量
值或一个34位的绝对相位值。高电平时，输出乘数已启用，将缩放
波形的高16位的输入寄存器。相位增量是从下部装
18位。也可以使用跳加载完整34位的相位增量寄存器见下文。
用MODE低（频率或相位调制）
当低JUMP将允许正相递增发生。当高，对输入引脚的数据
将被解释为一个34位的绝对相位值，以取代在累加器中的现值。
JUMP被内部地锁存，以匹配通过数据输入寄存器中的延迟，并允许在所述数据
内部管道被正确处理。
CEN
也必须低到从DIN锁存所需的数据。
当模式为高（调幅）
当低JUMP将允许正相递增发生，所采取的相位增量值
从下部18数据输入。当高，在输入引脚上的数据将替换全34位的
相位增量寄存器。
CEN
也必须低到锁存所需的数据。
SIN15 ： 0
COS15 ： 0
CEN
模式
跳转
水库
当高将清除相位累加器，相位增量寄存器，在内部数据之后，
管道已被正确地处理。
输入时钟。
输出使能SIN 15 ： 0 。输出为高阻态时，
OES
为高。
输出使能COS15 ： 0 。输出为高阻态时，
OEC
为高。
有效的输入标志。此输入的延迟版本可在VOUT引脚，与延迟匹配
数据处理流水线延迟。该输入有没有其他的内部功能。
有效输出标志。见上文。
五接地引脚。所有必须连接。
四+ 5V引脚。所有必须连接。
CLK
OES
OEC
VIN
VOUT
GND
VCC
表1.引脚说明
4
QQ：2880707522 复制
