PDSP16318/13618A
PDSP16318/PDSP16318A
复杂的累加器
超前信息
1993年12月的数字视频& DSP芯片手册， HB3923-1替代版本
DS3708 - 1996年2.4月
该PDSP16318包含两个独立的20位加法器/
减法结合累加器寄存器和移位
结构。四端口结构允许20MHz的全
在整个FFT和过滤器的应用程序。
两PDSP16318As结合单个PDSP16112A
复乘法器提供一个完整的算术解
基数2 DIT FFT蝴蝶。一个新的复杂的蝴蝶的结果
可以生成每50ns的允许1K复杂的FFT是
在256μs执行。
PIN 1A INDEX MARK
开顶面
A
B
C
D
E
F
G
H
J
K
L
11 10 9
8 7
6
5 4
3
2
1
特点
s
s
s
s
s
s
s
s
s
s
全20MHz的整个FFT中的应用
四个独立的16位I / O端口
20位加法和积累
完全兼容PDSP16112复杂乘法器
在片换挡结构的结果缩放
溢流检测
独立的三态输出和时钟
使2端口20MHz的操作
1.4微米CMOS
500mW的最大功率耗散
84引脚PGA或QFP封装
AC84
图1引脚连接 - 底视图（ AC84 - PGA ）
应用
s
s
s
s
高速复数FFT或的DFT
复杂的有限冲激响应（FIR）滤波
复共轭
复相关/卷积
16× 12乘法器情结
16× 16复合乘法器
ALU和桶式移位器
毕达哥拉斯处理器
相关产品
PDSP16112
PDSP16116
PDSP1601
PDSP16330
图。 2 PDSP16318简化框图
1
PDSP16318/16318A
图。 3框图
功能说明
该PDSP16318是一个双20位加法器/减法器
配置为支持复数运算。该设备可以是
每个分配到真实的或假想的加法器的使用
数据（例如，复共轭） ，整个装置分配
以实或虚部数据（如板蓝根2 Butterflys ）或每
配置蓄电池和分配给真正的加法器
或想象的数据（复杂的过滤器） 。每种模式
确保一个完整的20MHz的吞吐量是通过保持
两个加法器，第一个和最后一个模式，说明真正的复
操作，其中实部和虚部的数据由处理
的单个设备。
两个加法器/减法器可以被控制
通过ASR和ASI输入独立。这些控件
证A + B ， A - B，B - A或通过一个操作，其中A
输入到加法器，从输入多路转换而得。该
CLR
控制线允许两个累加器的结算
寄存器。所述两个多路复用器可以通过MS来控制
输入，从选择新的输入数据，或反馈的数据
累加器寄存器。该PDSP16318包含一个8位
周期偏移校正寄存器通过DEL控制选择。这
去偏移寄存器用于FFT的应用，以确保正确的
数据的相位还没有通过PDSP16112传递
复数乘法器。
从PDSP16318的16位输出与来自
由该加法器产生的20位结果。这三个位S2 ： 0
输入选择八个不同转移输出格式范围
从最显著16位， 20位的数据，以最少的
显著13位的20位数据。在这种模式下，第14 ，第15届
并输出的第16位被设置为零。所选择的移
被施加到两个加法器的输出，并判定函数
的OVR标志。在OVR标志被激活时，无论是
两个加法器产生的结果具有更显著
位数比从设备输出的16位的最高有效位。在这
方法无效时，数据出现在输出的所有情况
标记。
2
PDSP16318/13618A
符号
A15:0
B15:0
C15:0
D15:0
CLK
CEA
CEB
OEC
OED
OVR
TYPE
输入
输入
产量
产量
输入
输入
输入
输入
输入
产量
描述
数据
呈现给该输入被装入在CLK的上升沿输入寄存器。 A15是MSB。
数据
呈现给该输入被装入在CLK的上升沿输入寄存器。 B15是MSB
并具有相同的权重为A15 。
新
数据
出现在后CLK的上升沿该输出。 C15是MSB。
新
数据
出现在后CLK的上升沿该输出。 C15是MSB。
公共时钟
所有内部寄存器
时钟使能：
当低的时钟输出到A输入寄存器使能。
时钟使能：
当低的时钟B输入寄存器使能。
OUTPUT ENABLE ：
异步三态输出控制：这个C输出为高阻
状态时，此输入为高。
OUTPUT ENABLE ：
异步三态输出控制：对D输出为高阻
状态时，此输入为高。
溢出标志：
该标志将变为高在这期间无论是输出数据溢出人数的周期
选择的范围或任加法结果溢出。新的OVR后出现的上升沿
CLK 。
加/减实：
控制输入为'真正的'加法器。此输入由时钟的上升沿锁存。
加/减的Imag ：
控制输入为'的Imag “加法。此输入由时钟的上升沿锁存。
累加器清除：
普通蓄电池明确两个加法器/减法器单元。此输入由锁存
CLK的上升沿。
MUX选择：
控制输入两个加法器多路复用器。此输入由CLK的上升沿锁存。
当高的反馈路径选择。
缩放控制：
此输入由被路由到输出端的20位加法器的结果选择16位字段。
此输入由CLK的上升沿锁存。
延时控制：
该输入选择延迟输入到实际加法器，用于涉及操作
PDSP16112 。此输入由CLK的上升沿锁存。
+ 5V电源：
双方的Vcc引脚必须连接。
0V电源：
这两个GND引脚都必须连接。
ASR1 ： 0
ASI1 ： 0
CLR
MS
S2:0
DEL
VCC
GND
输入
输入
输入
输入
输入
输入
动力
地
GG销
77
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
5
AC引脚功能GG针AC销
B2
C2
B1
C1
D2
D1
E3
E2
E1
F2
F3
G3
G1
G2
F1
H1
H2
J1
K1
J2
L1
D7
D8
D9
D10
GND
VCC
D11
D12
D13
D14
D15
C15
C14
C13
C12
VCC
GND
C11
C10
C9
C8
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
K2
K3
L2
L3
K4
L4
J5
K5
L5
K6
J6
J7
L7
K7
L6
L8
K8
L9
L10
K9
L11
功能GG针AC销
C7
C6
C5
C4
C3
C2
C1
C0
OED
OEC
S2
S1
S0
MS
ASI1
ASI0
DEL
CLR
ASR1
ASR0
A0
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
K10
J10
K11
J11
H10
H11
F10
G10
G11
G9
F9
F11
E11
E10
E9
D11
D10
C11
B11
C10
A11
功能GG针AC销
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
CEA
B15
B14
B13
B12
B11
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
B10
B9
A10
A9
B8
A8
B6
B7
A7
C7
C6
A6
A5
B5
C5
A4
B4
A3
A2
B3
A1
功能
B10
B9
B8
B7
B6
B5
B4
B3
B2
B1
B0
CLK
CEB
OVR
D0
D1
D2
D3
D4
D5
D6
器件的引脚陶瓷84 - 针PGA （ AC84 ）和陶瓷QFP （ GG100 ）
3
PDSP16318/16318A
记
该表格示出了传递到D15的加法结果的部分：0和C15 ：0的输出。其中少于16个加法器位选择
输出数据补零。
绝对最大额定值
（注1 ）
电源电压V
CC
-0.5V至7.0V
输入电压V
IN
-0.9V到V
CC
+0.9V
输出电压V
OUT
-0.9V到V
CC
+0.9V
每个引脚I钳位二极管电流
k
（见注2 ）
18mA
静电放电电压（ HMB ）V
STAT
500V
储存温度范围T
S
-65 ° C至+ 150°C
环境温度与
电源采用牛逼
AMB
产业
-40 ° C至+ 85°C
军事
-55 ° C至+ 125°C
结温
150°C
封装功耗P
合计
1000mW
热特性
套餐类型
LC
AC
θ
JC
° C / W
12
12
θ
JA
° C / W
35
36
笔记
1.超过这些额定值可能会造成永久性的损害。
在这些条件下的功能操作，是不是暗示。
2.最大功耗秒或1秒不能超过，只
一个输出到在任一时间进行测试。
3.如果长期工作在绝对最大额定值可能
影响器件的可靠性。
4
PDSP1601/PDSP1601A
ALU和桶式移位器
1993年12月的数字视频& DSP芯片手册， HB3923-1替代版本
DS3705 - 1996年2.3月
PDSP1601/PDSP1601A
该PDSP1601是一款高性能的16位运算
逻辑单元具有独立的片上16位的桶形移位器。
该PDSP1601A有两种操作模式给予的20MHz或
10MHz的寄存器 - 寄存器传输速率。
该PDSP1601支持多周期多倍
操作。这允许单个器件在20MHz的工作
16位字段， 10MHz的32位字段和5MHz的64位字段。
该PDSP1601也可以级联，以产生更广泛的词
在使用20MHz的速率执行并携带引脚。该
桶形移位器还能够扩展，例如
PDSP1601可以用来从一个32位的输入中选择一个16位字段
在100ns内。
PIN 1A INDEX MARK
开顶面
A
B
C
D
E
F
G
H
J
K
L
11 10 9
8 7
6
5
4
3
2
1
AC84
LC84
特点
s
s
s
s
s
s
s
s
s
16位， 32指令20MHz的ALU
16位， 20MHz的逻辑，算术运算或桶形移位器
独立的ALU和移位操作
4 ×16位的片上暂存寄存器
多倍操作;例如200ns的64位
积累
通过三个内部反馈三个端口结构
路径消除I / O瓶颈
块浮点支持
300mW的最大功率耗散
84针针脚栅格阵列或84联系LCC封装
或100引脚陶瓷四方扁平封装
GG100
图1引脚连接 - 底视图
应用
s
s
s
s
s
数字信号处理
阵列处理
图像
数据库解决
高速运算处理器
相关产品
PDSP16112
PDSP16116
PDSP16318
PDSP16330
复数乘法器
16× 16复合乘法器
复杂的累加器
毕达哥拉斯处理器
1
PDSP1601/PDSP1601A
引脚说明
LC针AC引脚功能LC针AC引脚功能LC针AC引脚功能LC针AC引脚功能
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
C6
A6
A5
B5
C5
A4
B4
A3
A2
B3
A1
B2
C2
B1
C1
D2
D1
E3
E2
E1
F1
IA4
最高位
MSS
B15
B14
B13
B12
B11
B10
B9
B8
B7
B6
B5
B4
B3
B2
B1
B0
CEB
CLK
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
F3
G3
G1
G2
F1
H1
H2
J1
K1
J2
L1
K2
K3
L2
L3
K4
L4
J5
K5
L5
K6
GND
MSA0
MSA1
A15
A14
A13
A12
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
CEA
MSC
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
J6
J7
L7
K7
L6
L8
K8
L9
L10
K9
L11
K10
J10
K11
J11
H10
H11
F10
G10
G11
G9
IS0
IS1
IS2
IS3
SV0
SV1
SV2
SV3
SVOE
RS0
RS1
VCC
RS2
C0
C1
C2
C3
C4
C5
C6
C7
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
F9
F11
E11
E10
E9
D11
D10
C11
B11
C10
A11
B10
B9
A10
A9
B8
A8
B6
B7
A7
C7
GND
C8
C9
C10
C11
C12
C13
C14
C15
OE
BFP
VCC
CO
RA0
RA1
RA2
CI
IA0
IA1
IA2
IA3
GG
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
SIG
N / C
N / C
N / C
N / C
VCC
C0
RA0
RA1
RA2
CI
IA0
IA1
IA2
IA3
IA4
最高位
MSS
B15
B14
B13
B12
B11
B10
B9
B8
GG
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
SIG
N / C
N / C
N / C
N / C
B7
B6
B5
B4
B3
B2
B1
B0
CEB
CLK
GND
MSA0
MSA1
A15
A14
A13
A12
A11
A10
A9
A8
GG
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
SIG
N / C
N / C
N / C
N / C
A7
A6
A5
A4
A3
A2
A1
A0
CEA
MSC
IS0
IS1
IS2
IS3
SV0
SV1
SV2
SV3
SVOE
RS0
RS1
GG
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
SIG
N / C
N / C
N / C
N / C
VCC
RS2
C0
C1
C2
C3
C4
C5
C6
C7
GND
C8
C9
C10
C11
C12
C13
C14
C15
OE
BFP
N / C =未连接 - 离开开路
所有的GND和VDD引脚必须使用
2
PDSP1601/PDSP1601A
引脚说明
符号
最高位
MSS
B15 - B0
CEB
CLK
PIN号
(LC84
包）
2
3
4 - 19
20
21
描述
ALU B-输入多路复用器选择控制。
1
这个输入被内部锁存的上升沿
的CLK 。
移位寄存器的输入多路复用器选择控制。
1
这个输入被内部锁存的上升沿
的CLK 。
B端口的数据输入。
向此端口的数据锁存到输入寄存器在上升
CLK的边缘。 B15是MSB。
时钟使能， B端口输入寄存器。
当低的时钟，以该寄存器被使能。
公共时钟所有内部注册的元素。
改变在CLK的上升沿。
所有寄存器被加载，并输出
MSA0 - MSA1 23 - 24
A15 - A0
CEA
MSC
IS0 - IS3
SV0 - SV3
25 - 40
41
42
43 - 46
47 - 50
ALU A-输入多路选择控制。
1
这些输入在内部锁存上升
CLK的边缘。
一个端口的数据输入。
向此端口的数据锁存到输入寄存器在上升
CLK的边缘。 A15是MSB。
时钟使能，端口输入寄存器。
当低的时钟，以该寄存器被使能。
C-端口多路复用器选择控制。
1
这个输入被内部锁存的上升沿
的CLK 。
指令输入到桶形移位器， IS3 = MSB 。
1
这些输入在内部锁存上
上升CLK的边缘。
移值的I / O端口。
该端口被用作输入时移值从供给
外部源，并且作为输出时被调用规格化操作。在I / O功能
由IS0测定 - IS3指令输入，并且由
SVOE
控制权。
要移位的内部锁存CLK的上升沿。
SV输出使能。
当高SV端口只能作为输入操作。当低SV
端口可以作为输入或输出，根据IS0 - IS3指令。该引脚应
被捆扎hihg或低，取决于应用。
指令输入到桶形移位寄存器。
1
这些输入在内部锁存上
上升CLK的边缘。
端口C的数据输出。
在此端口上的数据输出选择由C输出多路复用器。
C15是MSB。
输出使能。
了C端口输出为高阻状态时，这种控制是很高的。
块浮点标志
来自ALU ，高电平有效。
完成
从ALU的MSB 。
指令输入到ALU寄存器。
1
这些输入在内部锁存上升
CLK的边缘。
携带
到ALU的LSB 。
指令输入到ALU 。
1
IA4 = MSB 。这些输入在内部锁存上升
CLK的边缘。
+ 5V电源：
双方的Vcc引脚必须连接。
0V电源：
这两个GND引脚都必须连接。
SVOE
51
RS0 ， RS1
RS2
C0 - C15
OE
BFP
CO
RA0 - RA2
CI
IA0 - IA3
IA4
VCC
GND
笔记
1.
52 - 53
55
56 - 63
65 - 72
73
74
76
77 - 79
80
81 - 84
1
54 & 75
22 & 64
所有指令都在与该锁存器的输入，在CLK的上升沿开始的周期中执行。
3
PDSP1601/PDSP1601A
图2 PDSP1601框图
功能说明
该PDSP1601包含四个主要模块：在ALU中，
桶形移位器和两个寄存器文件。
该ALU
ALU支持32条指令，如表1详细说明。
输入到ALU是由A和B的MUX选择。
数据都将落空，从选定的寄存器通过A
或B输入MUX和ALU的ALU输出寄存器文件中
为50ns的PDSP1601A （ 100纳秒的PDSP1601 ） 。
的ALU指令被锁存，以使得该指令
不会开始执行，直到CLK的上升沿锁存
指令到器件中。
该ALU接受携带从CI的输入和用品
一个执行到CO输出。此外，在每个端
周期中，来自ALU进行装入内部1
位寄存器，因此它可作为一个输入到ALU的
下一个周期。在该方式中，多周期，多倍
支持的操作。 （见多周期CASCADE
操作）。
BFP标志
ALU有一个用户可编程的BFP标志。此标志
可被编程以成为活性在4任一项
条件。其中的两个条件是为了支持
块浮点操作，因为它们提供的标志
指示该ALU结果是内的两个或四个的一个因素
四溢的16位号码范围。对于多倍
操作选项才有效，而最显著16
位字节被处理。在这种方式中的BFP标志可
使用过任何扩展字宽。
其余的两个条件检测上溢
条件或结果为零。对于溢出条件是
活跃的ALU结果必须溢出到第16 （符号）
位， （这个选项才有效，而最显著的16位字节
正在处理） 。零条件有效，如果结果
来自ALU等于零。对于多倍操作
零标志必须是活动的所有的16位字节
扩展词。
该BFP标志是通过执行在四个编程
SBFXX指令（参见表1） 。中的任何一个执行
这四个指令， ALU的输出被强制为
零。
多周期/级联操作
该ALU运算指令包含两个或三个
选择每个arithemtic操作。
ALU的被设计成用二进制补码操作
运算，需要1被添加到LSB的所有
减法运算。该指令集包括指令
这将迫使一到LSB ，例如MIAX1 ， AMBX1 ， BMAX1
（见表1） 。
这些指令用于对最不显著16位
任何减法操作的字节。
用户具有级联多个器件的一个选择，或
multicycling单个设备来扩展计算精度。
如果用户级联多个器件，那么级联
使用外部的CI输入应为算术运算指令
用于所有，但最显著的16位字节，如MIACI ，
APBCI ， BMACI （见表1） 。
应用户多循环的单个设备，则
多周期算术指令，使用内部
注册CO位应被用于所有，但至少
显著16位字节，如MIACO ， APBCO ， AMBCO ，
BMACO （见表1） 。
4
报废公告
本产品已经过时了。
这些信息可用于您
方便。
有关详细信息，
卓联的过时的产品，并
更换的产品列表，请访问：
http://products.zarlink.com/obsolete_products/
PDSP16540
1995年2月
超前信息
DS3715 - 2.1
PDSP16540
32K缓冲斗
（取代版本1993年12月数字视频&数字信号处理IC手册， HB3923-1 ）
该PDSP16540桶缓冲区是在系统中使用这
需要在该数据块被存储的储库，
而以前的数据正在被传输到其他系统
元素，然后进行处理。因此，它可以防止流失
而前一个块的输入数据正在处理中。
就像一个FIFO中的所有地址是内部产生。
它不同于一个正常的FIFO ，但是，通过使
用户定义的数据块的长度和同样的
被重新读出的旧的数据量的新数据之前
补充说。后者的功能支持块重叠
数字信号处理系统perform-的要求
荷兰国际集团快速傅立叶变换。它还提供了广泛的， 32位，输入
和输出总线，与一般的字节宽的FIFO的。这种宽
配置支持the16位实部和虚康波
在许多DSP系统中的复杂数据的堂费。
特别地，该装置可以被直接连接到
PDSP16510 FFT处理器无需任何外部逻辑。该
FFT处理器需要一个输入缓冲时的支持
1024点变换都可以连续地进行，并
没有输入的数据仍然未进行处理。
字的数量，这被读作一个完整
块，可以是32的倍数进行编程最多
1024可以在新的数据在本块的数量分别
中的32个字的倍数进行编程。以这种方式在
的新数据的一个完整的块的百分比是根据
用户，并且该装置的控制并不限于仅
支撑PDSP16510的要求。
在读我的国旗升起在用户定义的点
的新数据的加载。这使得在下次系统康波
新界东北堆填区，以做好准备接受数据。数据是不实际
然而传送，直到所有的用户定义的新的数量
数据已经被加载，和一个数据有效标志变为有效。
这两个标志之间的间隙可以被编程，以提供
足够的时间以制备是接受数据的设备
从缓冲器。这提供了更灵活的解决方案
比标准的FIFO提供简单的满标志。
特点
s
1K ×32位双端口RAM用作一个储
数据流系统
s
s
s
高达40 MHz的读取速率和16 MHz的写入速率
缓冲区大小，用户可编程的高达1K字
旧数据的用户PROGRAMMBLE量能重新
之前，新的数据被读取添加
s
提供了输入缓冲区的要求
PDSP16510 FFT处理器在1024点
连续变换执行
s
s
用户可编程的准备，以自述标志
数据可用标志指示所需的金额
新数据已经被采集
s
84脚PGA或132引脚QFP
写选通
写
启用
读选通
相关产品
同步逻辑
RESET
读
1K X 32位
双端口
内存
写
地址
读
地址
32位
O / P
数据
读
ME
旗
PDSP16510
FFT处理器
PDSP16520
四端口同步RAM
PDSP16116
复数乘法器
PDSP16318
复杂的累加器
PDSP16330
笛卡尔到极转换器
PDSP16340
极地笛卡尔转换器
模式
控制
32位
I / P
数据
写
控制逻辑
数据
AVAIL
旗
图1.简化的框图
1
PDSP16540
名字
IP31 ： 0
D31:0
TYPE
I / P
O / P
信号说明
32位输入总线。如果MD5是高，销IP16 ：31是多余
32位输出总线。该总线将是高阻抗，直到数据可用标志是有效的。它
然后保持为低阻抗，直至所需量的数据已被读取。 D15 ： 0
成为输入的复位期间，也可以用来定义操作条件。
RS
WS
I / P
I / P
读选通信号必须是连续的，并且上升沿将数据传输到输出引脚。
写用来将数据加载到内部RAM频闪。这个选通脉冲可以是异步的，以
读选通信号，并且可以是连续的或间断的。
文
DAV
I / P
O / P
写使能，当低允许写选通来加载数据。
数据可用标志。此信号变为低电平时所需的新的数据量有
已写入到RAM中。数据的完整块将被从RAM中读出
使用顺序读选通。接下来的系统组件必须准备好接受
信息，这将包括新的和旧的数据，由MD2定义金额： 1 。该
标志将走在活性为每一个新的数据被写入到RAM时一个读选通期间，
并且当完成块已转移停留在活性。
RMF
O / P
自述标志。此信号变为高电平时，新数据的一个用户定义的量有
已写入到RAM中。它可以激活之前DAV变为有效，从而使
系统本身准备数据时可用。它保持激活状态，直到完成
块已被读出。
MD0
I / P
当MD0为低电平的块长度为1024个字。当它是高的块长度被定义
在32个字用在D4的数据组： 0复位过程中。
MD2 ： 1
MD2 ： 1块长度内定义如上述所定义的新的数据量。选项
是1024 （00） ， 512（ 01 ），256 （10） ，或由D9中的32个字组中定义的数目： 5
在复位期间（ 11 ） 。当新的字的数量小于所确定的块长度
MD0 ，从RAM读取的第一个字将数据预先存储。
MD4 ： 3
I / P
MD4 ： 3定义哪些被写入新的字的数量的自述标志变为前
活跃的。该选项是1024 ， 512 ， 256 ，或在16个字组中定义的数
D15 ： 10在复位期间。
MD5
I / P
当该引脚为高电平时，器件将支持PDSP16510真正的变换模式。
只有IP15 ： 0的输入引脚，然后使用并获得2块前的标志去激活。
然后，使用32输出引脚并行读取两个块。
水库
I / P
当该引脚为低电平输出D15 ： 0变为输入，这是用来定义操作
模式，如果内部选项没有被选中。输入可以是上电复位。
GND
VCC
I / P
I / P
四接地引脚。所有必须连接
四+5伏pins.All必须连接
2
PDSP16540
N
D7
D8
D10
D12
D14
VDD
D17
GND
D19
D21
D23
D25
D26
M
D6
D9
D11
D13
D15
D16
D18
D20
D22
D24
D27
L
D4
D5
D28
D29
K
D2
D3
D30
D31
J
D0
D1
MD0
MD1
H
GND
RMF
MD2
GND
G
RS
文
MD3
MD4
F
VDD
DAV
MD5
VDD
E
WS
IP
0
IP
31
水库
D
IP
1
IP
2
IP
29
IP
30
C
IP
3
IP
4
IP
27
IP
28
B
IP
5
IP
8
IP
10
IP
12
IP
14
IP
16
IP
17
IP
19
IP
21
IP
23
IP
26
A
IP
6
IP
7
IP
9
IP
11
IP
13
VDD
IP
15
GND
IP
18
IP
20
IP
22
IP
24
IP
25
1
2
3
4
5
6
7
8
9
10
11
12
13
引脚输出图 - 底视图（ 84pin PGA - AC84 ）
功能说明
该PDSP16540设计用于同步数据的使用
流系统在该系统中的元素之间的转移
通过持续可用的系统时钟contolled 。这
系统时钟通常是在最大速度，该系统
元件将允许的，因为它是管的速率
处理可以在所获取的数据来执行。速度
在该外部数据实际inputed到系统（该
在DSP的术语采样率）通常要慢得多
比内部系统，或计算，速率。该
PDSP16540然后提供一个贮存器的数据是
获得的采样速率，然后用处理过的
更高速度的系统时钟速率。
数据使用异步写入写入RAM
选通时的写使能输入是活动的。该enbling信号
必须满足建立时间和保持时间在表1中的数据是
从使用一个读选通信号，预计到RAM中读
是出售中连续，不只是去主动阅读的时候
实际需要的操作。它是通常的高速
系统时钟前面讨论过的。所有的内存地址是
内部产生，因为该设备被划分次连续
3
PDSP16330 MC
毕达哥拉斯处理器
DS3240
问题3.1
1998年11月
该PDSP16330是一个高速数字CMOS集成电路该
笛卡尔转换数据（实部和虚部）为极坐标形式
（幅度和相位） ，速率高达10MHz 。笛卡尔
16 + 16位2的补码或登录震级数据
转换成16位的相位格式。大小输出可
可以通过2阶段的输出功率将幅度调节
代表一个完整的2×
π
外地来消除相位模糊。
聚酰亚胺被用作层间电介质和作为
玻璃熔封。
GC100
特点
10MHz的笛卡尔到极坐标转换
16位笛卡尔输入
16位输出幅值
12位相位输出
2的补码或登录幅度输入格式
三态输出和独立
数据使简化的系统连接
大小缩放设施与溢出标志
低于400 mW的功耗在10MHz
100引脚CQFP包装
图1引脚连接 - QFP封装
转
日期
A
B
C
D
1992年2月1993年3月1998年10月1995年NOV
相关产品
PDSP16112
PDSP16116
PDSP16318
PDSP16350
PDSP16510A
16× 12乘法器情结
16× 16复合乘法器
复杂的累加器
I / Q分路器和NCO
单机FFT处理器
应用
数字信号处理
数字广播
雷达处理
声纳处理
机器人
订购信息
PDSP16330/MC/GC1R
（ 10MHz的 - QFP封装，
MIL -STD- 883筛选）
X15:0
Y15:0
CEX
CEY
16
16
标志
标志
16
π
Y / X
9
形式
大小
15
X
2
30
大小
15
Y
2
30
SIGN X
SIGN
X>Y
/4
反正切
只读存储器
9
+
32
2
2
X + Y
16
S0
旋转
12
移
S1
2
OEM
OEP
M15:0
OVR
P11:0
图2框图
PDSP16330 MC
功能说明
该PDSP16330转换传入的笛卡尔数据
成等价的极地价值。该器件接受新的16
+ 16位复杂的数据每个周期，并提供了16位+ 12
后位极地相当于24个时钟旋回输入数据即可
在2S “补或登录幅度格式通过选择
表单输入。的输出是在为两个大小格式
幅度输出和相位。相位数据是数据为零
具有零Y输入和X正，而且是400 （十六进制）用于零X
数据和正Y ，是800的十六进制零Y数据和负面的X，
而C00是十六进制的零X和Y.负的LSB权重
（位0）为2×
π/4096
弧度。 16位幅度可能会导致
通过在多个移动一个，两个或三个位置被缩放
显著的方向，有效地乘以幅度
分别由2,4或8的结果。所有这些变化都可以在
一定的条件下会导致无效的结果要输出从
装置。在这种情况下， OVR输出会
变得活跃。该PDSP16330具有独立的时钟
能够和所有端口三态输出控制。
S1-0
这些输入中选择比例因子被应用到
震级输出。它们通过的上升沿锁存
CLK和确定后，在循环中的输出的范围
它们被加载到设备中。施加的比例因子是
由该表来确定。如果比例因子应用
会导致无效震级结果是对M个端口输出，
那么OVR标志将成为活跃的时期，该
M端口输出无效。
S1
0
0
1
1
S0
0
1
0
1
缩放系数
x1
x2
x4
x8
形式
该输入选择X和Y的输入数据的格式。
在形成低层次indlcates输入数据是三三两两“
补码格式（注意：输入的数据8000 （十六进制）是不是在有效的
2秒的补数模式）。该输入指的格式
当前输入数据，并且可以在每个周期的基础上改变
如果需要的话。表格的电平被锁存，同时作为
它所引用的数据。
输出的数字范围是从0到2时
缩放因子被设置为×1 。
2
PDSP16330 MC
引脚说明
符号
CLK
CEX
CEY
X15-X0
Y15-Y0
M15-M0
引脚名称和说明
时钟：
公共时钟器件寄存器。寄存器的内容更改时钟的上升沿。
这两个引脚都必须连接。
时钟使能：
时钟使能的X端口。时钟与X端口由低电平使能。
时钟使能：
时钟使能Y的端口的时钟到Y端口是由低级别启用。
X数据输入
呈现给该输入数据被加载到该设备由CLK的上升沿。
X15是MSB
Y数据的输入
呈现给该输入数据被加载到该设备由CLK的上升沿。
Y15是MSB
磁数据输出：
由该装置产生的幅值数据是在该端口上输出。数据变化的
CLK的上升沿， M15是MSB。 M15的权重是由比例系数确定
选择。
P数据输出：
由该装置产生的相位数据是在该端口上输出。对数据变化
上升沿CLK的边缘，P11是MSB。 P11的权重是
π
弧度。
OUTPUT ENABLE ：
输出使能对M端口。 M个端口处于高阻抗状态时，该输入
为高。
OUTPUT ENABLE ：
输出使能P端口。在P端口处于高阻抗状态时，该输入
为高。
格式选择
该输入选择在X和Y端口笛卡尔数据输入的格式。
此输入由CLK的上升沿被锁存，并在同一时间被施加作为数据来
它是指。低！伊维尔基尼表示二进制补码的数据应用，高表示
登录幅度
缩放控制：
控制输入幅值数据的比例。该输入由上升锁存
边缘的CLK ，以及确定缩放到被施加到幅度结果。缩放是
适用于下列其中控制被锁存的循环周期中的输出数据。
溢出：
溢出标志。此信号变为有效，如果当前选定的缩放导致
无效值将呈现给震级输出。
+5V
供应量。
所有的Vcc引脚必须连接。
0V电源。
所有GND引脚都必须连接。
P11-P0
OEM
OEP
形式
S1-S0
OVR
VCC
GND
输入数据范围
2的补码
7FFF
.
.
.
0001
0000
FFFF
.
.
.
8001
登录幅度
7FFF
.
.
.
0001
0000
8000
.
.
.
FFF
3
PDSP16330 MC
引脚功能
PIN号
GC
91
92
93
94
95
96
97
98
99
100
1
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
功能
PIN号
GC
23
24
25
26
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
57
58
功能
PIN号
GC
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
81
82
83
84
85
86
87
88
89
90
功能
M7
M6
M5
M4
M3
M2
M1
M0
S0
S1
GND
VCC
形式
Y15
Y14
Y13
Y12
Y11
Y10
Y9
Y8
Y7
Y6
Y5
Y4
Y3
Y2
Y1
YO
CEY
CLK
VCC
GND
GND
GND
GND
GND
GND
GND
OEP
P0
P1
P2
P3
P4
P5
P6
P7
P8
P9
P10
P11
GND
VCC
CEX
X0
X1
X2
X3
X4
X5
X6
X7
X8
X9
X10
X11
X12
X13
X14
X15
CLK
OVR
VCC
GND
OEM
M15
M14
M13
M12
M11
M10
M9
M8
电气特性
测试条件（除非另有说明） ：
T
AMB
（军事） = -55 ° C至+ 125°C
V
cc
（军事） = 5.0V + 10 ％ ， GND = 0V
静态特性
价值
特征
符号
分钟。
*输出高电压
*输出低电压
*输入高电压（ CMOS ）
*输入低电压（ CMOS ）
*输入高电压（ TTL ）
*输入低电压（ TTL ）
*输入漏电流（注1 ）
=输入电容
*输出漏电流
输出电流SC
V
OH
V
OL
V
IH
V
IL
V
IH
V
IL
I
IL
C
IN
l
oz
I
OS
2.4
0.6
3.0
1.0
2.2
-10
10
-50
-50
+ 50
230
0.8
+ 120
典型值。
马克斯。
V
V
V
V
V
V
A
pF
A
mA
1,2,3
1,2,3
1,2,3
1,2,3
1,2,3
1,2,3
1,2,3
1,2,3
IOH = 3.2毫安
lOL=-3.2mA
输入
CEX ， CEY
只有CLK
输入
CEX ， CEY
只有CLK
所有其它输入
所有其它输入
GND < V
IN
＆ LT ; V
CC
GND <V
IN
＆ LT ; V
CC
V
cc
=最大
SUB -
单位组
条件
笔记
1.除时钟输入，所有输入具有高价值的下拉电阻
2.标有*的参数都在生产过程中进行测试。标参数通过设计和特性保证。
4
PDSP16330 MC
开关特性
价值
特征
PDSP16330
分钟。
*
输入数据建立到时钟上升沿
输入数据保持时钟上升沿后
CEX ， CEY设置时钟上升沿
CEX ， CEY保持aher时钟上升沿
FORM ， S1 ： 0设置为时钟上升沿
FORM ， S1 ：在时钟上升沿0保持
时钟上升沿到有效数据
时钟周期
时钟高电平时间
时钟低电平时间
潜伏期
OEM ， OEP低到高的数据数据有效
OEM ， OEP低到数据低数据有效
OEM ， OEP高到数据高阻抗
OEM ， OEP低到数据高阻
VCC电流（ TTL电平输入）
15
2
30
0
15
7
5
100
25
25
24
马克斯。
ns
ns
ns
ns
ns
ns
ns
ns
9,10,11
ns
ns
周期
ns
ns
ns
ns
mA
单位
SUB -
组
条件
40
2个输入通道+ 20pF的
24
30
30
30
30
110
2个输入通道+ 20pF的
2个输入通道+ 20pF的
2个输入通道+ 20pF的
2个输入通道+ 20pF的
V
CC
=最大
输出空载
时钟频率。 =最大
V
CC
=最大
输出空载
时钟频率。 =最大
Vcc的电流（ CMOS输入电平）
70
mA
笔记
1.输入通道等同于我
OH
= 20μA ，我
OL
= -0.4mA
2.当前被定义为负到器件
3. CMOS输入电平被定义为：V
IH
= V
DD
- 0.5V, V
IL
= +0.5V
4.标有*的参数都在生产过程中进行测试。
标参数通过设计和特性保证。
5.所有的时序取决于硅的速度。这个速度是通过测量时钟周期测试。
这保证了所有其他的时序进行表征和设计。
绝对最大额定值
电源电压，V
cc
-0.5V至+ 7.0V
输入电压V
IN
-0.5V到VCC + 0.5V
-0.5V到VCC + 0.5V
输出电压V
我们的
每个引脚的钳位二极管电流，I
K
（见注2 ）
±18mA
500V
静电放电电压（ HMB ） ，V
STAT
储存温度。牛逼
英镑
-65 ° C至+ 150°C
环境温度与
电源采用牛逼
AMB
:
军事
-55
°C
至+ 125
°C
1200mW
封装功耗P
合计
结温
150
°C
热特性
套餐类型
GC
θ
JC
° C / W
12
笔记
1.超过这些额定值可能会造成永久性的损害。
在这些条件下的功能operatlon是不是暗示。
2.最大功耗秒或1秒不应超过;
只有一个输出到在任一时间进行测试。
3.如果长期绝对最大额定值
期间可能会影响器件的可靠性
5
PDSP16330/A/B
毕达哥拉斯处理器
DS3884
ISSUE 2.1
1998年11月
该PDSP16330是一个高速数字CMOS集成电路该
笛卡尔转换数据（实部和虚部）为极坐标形式
（幅度和相位） ，速率高达20MHz 。笛卡尔
16 + 16位2的补码或登录震级数据
转换成16位的相位格式。大小输出可
可以通过2阶段的输出功率将幅度调节
代表一个完整的2×
π
外地来消除相位模糊。
聚酰亚胺被用作层间电介质和作为
玻璃熔封。
该PDSP16330提供三种速度等级：一
基本10MHz的部分（ PDSP16330 ） ，一个20MHz的版本
（ PDSP16330A ）和25MHz的版本（ PDSP16330 ） 。一个MIL-
STD- 883的版本还详细介绍在一个单独的数据表。
PIN 1A INDEX MARK
开顶面
A
B
C
D
E
F
G
H
J
K
L
特点
25MHz的笛卡尔到极坐标转换
16位笛卡尔输入
16位输出幅值
12位相位输出
2的补码或登录幅度输入格式
三态输出和独立
数据使简化的系统连接
大小缩放设施与溢出标志
低于400 mW的功耗在10MHz
84针PGA或100引脚QFP封装或84 LCC
11 10 9 8 7
6
5 4 3
2 1
AC84
图1引脚连接 - 底视图（ PGA ）
应用
数字信号处理
数字广播
雷达处理
声纳处理
机器人
订购信息
商用（ 0
°
C至+70
°
C)
PDSP16330A CO交流
（ 20MHZ - PGA封装）
PDSP16330B CO交流
（ 25MHZ - PGA封装）
工业级（-40
°
C至+ 85
°
C)
PDSP16330A BO交流
20MHZ - PGA封装
PDSP16330A/IG/GC1R
20MHZ - GC套餐
PDSP16330B BO交流
25MHZ - PGA封装
军事（ -55
°
C至+ 125
°
C)
PDSP16330A AO AC
20MHZ - PGA封装
PDSP16330/MC/GC1R
10MHz的 - GC套餐
MIL 883C屏蔽
GC100
图2引脚连接 - QFP封装
相关的PPODUCTS
PDSP16112
PDSP16116
PDSP16318
PDSP16350
PDSP16510A
16× 12乘法器情结
16× 16复合乘法器
复杂的累加器
I / Q分路器和NCO
单机FFT处理器
PDSP16330/A/B
X15:0
Y15:0
CEX
CEY
16
16
标志
标志
16
形式
大小
15
X
2
30
大小
15
Y
2
30
SIGN X
SIGN
X>Y
Y / X
9
π
/4
反正切
只读存储器
9
+
32
2
2
X + Y
16
S0
旋转
12
移
S1
2
OEM
OEP
M15:0
OVR
P11:0
图2框图
功能说明
该PDSP16330转换传入的笛卡尔数据
成等价的极地价值。该器件接受新的16
+ 16位复杂的数据每个周期，并提供了16位+ 12
后位极地相当于24个时钟旋回输入数据即可
在2S “补或登录幅度格式通过选择
表单输入。的输出是在为两个大小格式
幅度输出和相位。相位数据是数据为零
具有零Y输入和X正，而且是400 （十六进制）用于零X
数据和正Y ，是800的十六进制零Y数据和负面的X，
而C00是十六进制的零X和Y.负的LSB权重
（位0）为2×
π/4096
弧度。 16位幅度可能会导致
通过在多个移动一个，两个或三个位置被缩放
显著的方向，有效地乘以幅度
分别由2,4或8的结果。所有这些变化都可以在
一定的条件下会导致无效的结果要输出从
装置。在这种情况下， OVR输出会
变得活跃。该PDSP16330具有独立的时钟
能够和所有端口三态输出控制。
S1-0
这些输入中选择比例因子被应用到
震级输出。它们通过的上升沿锁存
CLK和确定后，在循环中的输出的范围
它们被加载到设备中。施加的比例因子是
由该表来确定。如果比例因子应用
会导致无效震级结果是对M个端口输出，
那么OVR标志将成为活跃的时期，该
M端口输出无效。
S1
0
0
1
1
S0
0
1
0
1
缩放系数
x1
x2
x4
x8
形式
该输入选择X和Y的输入数据的格式。
在形成低层次indlcates输入数据是三三两两“
补码格式（注意：输入的数据8000 （十六进制）是不是在有效的
2秒的补数模式）。该输入指的格式
当前输入数据，并且可以在每个周期的基础上改变
如果需要的话。表格的电平被锁存，同时作为
它所引用的数据。
输出的数字范围是从0到2时
缩放因子被设置为×1 。
2
PDSP16330/A/B
引脚说明
符号
CLK
CEX
CEY
X15-X0
Y15-Y0
M15-M0
引脚名称和说明
时钟：
公共时钟器件寄存器。寄存器的内容更改时钟的上升沿。
这两个引脚都必须连接。
时钟使能：
时钟使能的X端口。时钟与X端口由低电平使能。
时钟使能：
时钟使能Y的端口的时钟到Y端口是由低级别启用。
X数据输入
呈现给该输入数据被加载到该设备由CLK的上升沿。
X15是MSB
Y数据的输入
呈现给该输入数据被加载到该设备由CLK的上升沿。
Y15是MSB
磁数据输出：
由该装置产生的幅值数据是在该端口上输出。数据变化的
CLK的上升沿， M15是MSB。 M15的权重是由比例系数确定
选择。
P数据输出：
由该装置产生的相位数据是在该端口上输出。对数据变化
上升沿CLK的边缘，P11是MSB。 P11的权重是
π
弧度。
OUTPUT ENABLE ：
输出使能对M端口。 M个端口处于高阻抗状态时，该输入
为高。
OUTPUT ENABLE ：
输出使能P端口。在P端口处于高阻抗状态时，该输入
为高。
格式选择
该输入选择在X和Y端口笛卡尔数据输入的格式。
此输入由CLK的上升沿被锁存，并在同一时间被施加作为数据来
它是指。低！伊维尔基尼表示二进制补码的数据应用，高表示
登录幅度
缩放控制：
控制输入幅值数据的比例。该输入由上升锁存
边缘的CLK ，以及确定缩放到被施加到幅度结果。缩放是
适用于下列其中控制被锁存的循环周期中的输出数据。
溢出：
溢出标志。此信号变为有效，如果当前选定的缩放导致
无效值将呈现给震级输出。
+5V
供应量。
所有的Vcc引脚必须连接。
0V电源。
所有GND引脚都必须连接。
P11-P0
OEM
OEP
形式
S1-S0
OVR
VCC
GND
输入数据范围
2的补码
7FFF
.
.
.
0001
0000
FFFF
.
.
.
8001
登录幅度
7FFF
.
.
.
0001
0000
8000
.
.
.
FFF
3
PDSP16330/A/B
引脚功能
PIN号
AC
F3
G3
G1
G2
F1
H1
H2
J1
K1
J2
L1
K2
K3
L2
L3
K4
L4
J5
K5
L5
K6
J6
J7
L7
K7
L6
L8
K8
GC
功能
PIN号
AC
L9
L10
K9
L11
K10
J10
K11
J11
H10
H11
F10
G10
G11
G9
F9
F11
E11
E10
E9
D11
D10
C11
B11
C10
A11
B10
B9
A10
GC
功能引脚号
AC
YO
CEY
CLK
VCC
GND
GND
GND
GND
GND
GND
GND
OEP
P0
P1
P2
P3
P4
P5
P6
P7
P8
P9
P10
P11
GND
VCC
CEX
X0
A9
B8
A8
B6
B7
A7
C7
C6
A6
A5
B5
C5
A4
B4
A3
A2
B3
A1
B2
C2
B1
C1
D2
D1
E3
E2
E1
F2
GC
功能
91
92
93
94
95
96
97
98
99
100
1
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
M7
M6
M5
M4
M3
M2
M1
M0
S0
S1
GND
VCC
形式
Y15
Y14
Y13
Y12
Y11
Y10
Y9
Y8
Y7
Y6
Y5
Y4
Y3
Y2
Y1
23
24
25
26
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
81
82
83
84
85
86
87
88
89
90
X1
X2
X3
X4
X5
X6
X7
X8
X9
X10
X11
X12
X13
X14
X15
CLK
OVR
VCC
GND
OEM
M15
M14
M13
M12
M11
M10
M9
M8
电气特性
测试条件（除非另有说明） ：
T
AMB
（商业）= 0 ° C至+ 70 ° C，T
AMB
（工业） = -40 ° C至+ 85°C
V
cc
（商业） = 5.0V + 5 ％ ，V
cc
（工业和军用） = 5.0V + 1 ％ ， GND = 0V
静态特性
价值
特征
符号
分钟。
*
*
*
*
*
*
*
*
输出高电压
输出低电压
输入高电压（ CMOS ）
输入低电压（ CMOS ）
输入高电压（ TTL ）
输入低电压（ TTL ）
输入漏电流（注1）
输入电容
输出漏电流
输出电流SC
V
OH
V
OL
V
IH
V
IL
V
IH
V
IL
I
IL
C
IN
l
oz
I
OS
2.4
0.6
3.0
1.0
2.2
-10
10
-50
-50
+ 50
230
0.8
+ 120
典型值。
马克斯。
V
V
V
V
V
V
A
pF
A
mA
1,2,3
1,2,3
1,2,3
1,2,3
1,2,3
1,2,3
1,2,3
1,2,3
IOH = 3.2毫安
lOL=-3.2mA
输入
CEX ， CEY
只有CLK
输入
CEX ， CEY
只有CLK
所有其它输入
所有其它输入
GND < V
IN
＆ LT ; V
CC
GND <V
IN
＆ LT ; V
CC
V
cc
=最大
SUB -
单位组
条件
笔记
1.除时钟输入，所有输入具有高价值的下拉电阻
2.标有*的参数都在生产过程中进行测试。参数标记由设计和characterisa-保证
化。
4
PDSP16330/A/B
开关特性
价值
特征
PDSP16330
分钟。
*
输入数据建立到时钟上升沿
输入数据保持时钟上升沿后
CEX ， CEY设置时钟上升沿
CEX ， CEY保持aher时钟上升沿
FORM ， S1 ： 0设置为时钟上升沿
FORM ， S1 ：在时钟上升沿0保持
时钟上升沿到有效数据
时钟周期
时钟高电平时间
时钟低电平时间
潜伏期
OEM ， OEP低到高的数据数据有效
OEM ， OEP低到数据低数据有效
OEM ， OEP高到数据高阻抗
OEM ， OEP低到数据高阻
VCC电流（ TTL电平输入）
15
2
30
0
15
7
5
100
25
25
24
马克斯。
PDSP16330A PDSP16330B
分钟。
12
2
12
0
12
2
5
50
15
15
24
马克斯。
分钟。
12
2
12
0
12
2
5
40
15
15
24
25
25
25
25
225
马克斯。
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
周期
ns
ns
ns
ns
mA
单位
条件
40
25
25
2个输入通道+ 20pF的
24
30
30
30
30
110
24
25
25
25
25
180
24
2个输入通道+ 20pF的
2个输入通道+ 20pF的
2个输入通道+ 20pF的
2个输入通道+ 20pF的
V
CC
=最大
输出空载
时钟频率。 =最大
V
CC
=最大
输出空载
时钟频率。 =最大
Vcc的电流（ CMOS输入电平）
70
120
150
mA
笔记
1.输入通道等同于我
OH
= 20μA ，我
OL
= -0.4mA
2.当前被定义为负到器件
3. CMOS输入电平被定义为：V
IH
= V
DD
- 0.5V, V
IL
= +0.5V
4.标有*的参数都在生产过程中进行测试。
标参数通过设计和特性保证。
5.所有的时序取决于硅的速度。这个速度是通过测量时钟周期测试。
这保证了所有其他的时序进行表征和设计。
绝对最大额定值
电源电压，V
cc
-0.5V至+ 7.0V
-0.5V到VCC + 0.5V
输入电压V
IN
输出电压V
我们的
-0.5V到VCC + 0.5V
±18mA
每个引脚的钳位二极管电流，I
K
（见注2 ）
静电放电电压（ HMB ） ，V
STAT
500V
储存温度。牛逼
英镑
-65 ° C至+ 150°C
环境温度与
电源采用牛逼
AMB
:
广告
0 ° C至+ 70°C
产业
-40 ° C至+ 85°C
军事
-55
°C
至+ 125°C
1200mW
封装功耗P
合计
结温
150°C
热特性
套餐类型
AC
GC
θ
JC
° C / W
12
12
θ
JA
° C / W
36
35
笔记
1.超过这些额定值可能会造成永久性的损害。
在这些条件下的功能operatlon是不是暗示。
2.最大功耗秒或1秒不应超过;
只有一个输出到在任一时间进行测试。
3.接触Absoulte长时间最大额定值
可能会影响器件的可靠性。
5
PDSP16318/16318A
PDSP16318/PDSP16318A
复杂的累加器
超前信息
替代版本DS3708 - 1996年2.4月
DS3708 - 1998年3.1月
该PDSP16318 / A包含两个独立的20位
加法/减法器结合累加器寄存器和
转向结构。四端口结构允许20MHz的全
在整个FFT和过滤器的应用程序。
两PDSP16318As结合单个PDSP16112A
复乘法器提供一个完整的算术解
基数2 DIT FFT蝴蝶。一个新的复杂的蝴蝶的结果
可以生成每50ns的允许1K复杂的FFT是
在256μs执行。
GC100
特点
s
s
s
s
s
s
s
s
s
s
s
s
s
s
全20MHz的整个FFT中的应用
四个独立的16位I / O端口
20位加法和积累
完全兼容PDSP16112复杂乘法器
在片换挡结构的结果缩放
溢流检测
独立的三态输出和时钟
使2端口20MHz的操作
1.4微米CMOS
500mW的最大功率耗散
100 CQFP包
图1引脚连接 - 顶视图（ GC100 ）
相关产品
PDSP16112
PDSP16116
PDSP1601
PDSP16330
16× 12乘法器情结
16× 16复合乘法器
ALU和桶式移位器
毕达哥拉斯处理器
订购信息
工业级（-40
°
C至+ 85
°
C)
PDSP16318A/IG/GC1R
（ 20MHz的 - QFP ）
军事（ -55
°
C至+ 125
°
C)
PDSP16318/MC/GC1R
（ 10MHz的 - QFP
MIL STD 883C屏蔽）
N.B.可用的军用级部分的进一步细节
在一个单独的数据表
应用
高速复数FFT或的DFT
复杂的有限冲激响应（FIR）滤波
复共轭
复相关/卷积
A
REG
延迟
B
移
A
REG
C
A
移
B
REG
B
REG
D
图。 2 PDSP16318简化框图
1
PDSP16318/16318A
功能说明
该PDSP16318是一个双20位加法器/减法器
配置为支持复数运算。该设备可以是
每个分配到真实的或假想的加法器的使用
数据（例如，复共轭） ，整个装置分配
以实或虚部数据（如板蓝根2 Butterflys ）或每
配置蓄电池和分配给真正的加法器
或想象的数据（复杂的过滤器） 。每种模式
确保一个完整的20MHz的吞吐量是通过保持
两个加法器，第一个和最后一个模式，说明真正的复
操作，其中实部和虚部的数据由处理
的单个设备。
两个加法器/减法器可以被控制
通过ASR和ASI输入独立。这些控件
证A + B ， A - B，B - A或通过一个操作，其中A
输入到加法器，从输入多路转换而得。该
CLR
控制线允许两个累加器的结算
寄存器。所述两个多路复用器可以通过MS来控制
输入，从选择新的输入数据，或反馈的数据
累加器寄存器。该PDSP16318包含一个8位
周期偏移校正寄存器通过DEL控制选择。这
去偏移寄存器用于FFT的应用，以确保正确的
数据的相位还没有通过PDSP16112传递
复数乘法器。
从PDSP16318的16位输出与来自
由该加法器产生的20位结果。这三个位S2 ： 0
输入选择八个不同转移输出格式范围
从最显著16位， 20位的数据，以最少的
显著13位的20位数据。在这种模式下，第14 ，第15届
并输出的第16位被设置为零。所选择的移
被施加到两个加法器的输出，并判定函数
的OVR标志。在OVR标志被激活时，无论是
两个加法器产生的结果具有更显著
位数比从设备输出的16位的最高有效位。在这
方法无效时，数据出现在输出的所有情况
标记。
符号
A15:0
B15:0
C15:0
D15:0
CLK
CEA
CEB
OEC
OED
OVR
TYPE
输入
输入
产量
产量
输入
输入
输入
输入
输入
产量
描述
数据
呈现给该输入被装入在CLK的上升沿输入寄存器。 A15是MSB。
数据
呈现给该输入被装入在CLK的上升沿输入寄存器。 B15是MSB
并具有相同的权重为A15 。
新
数据
出现在后CLK的上升沿该输出。 C15是MSB。
新
数据
出现在后CLK的上升沿该输出。 C15是MSB。
公共时钟
所有内部寄存器
时钟使能：
当低的时钟输出到A输入寄存器使能。
时钟使能：
当低的时钟B输入寄存器使能。
OUTPUT ENABLE ：
异步三态输出控制：这个C输出为高阻
状态时，此输入为高。
OUTPUT ENABLE ：
异步三态输出控制：对D输出为高阻
状态时，此输入为高。
溢出标志：
该标志将变为高在这期间无论是输出数据溢出人数的周期
选择的范围或任加法结果溢出。新的OVR后出现的上升沿
CLK 。
加/减实：
控制输入为'真正的'加法器。此输入由时钟的上升沿锁存。
加/减的Imag ：
控制输入为'的Imag “加法。此输入由时钟的上升沿锁存。
累加器清除：
普通蓄电池明确两个加法器/减法器单元。此输入由锁存
CLK的上升沿。
MUX选择：
控制输入两个加法器多路复用器。此输入由CLK的上升沿锁存。
当高的反馈路径选择。
缩放控制：
此输入由被路由到输出端的20位加法器的结果选择16位字段。
此输入由CLK的上升沿锁存。
延时控制：
该输入选择延迟输入到实际加法器，用于涉及操作
PDSP16112 。此输入由CLK的上升沿锁存。
+ 5V电源：
双方的Vcc引脚必须连接。
0V电源：
这两个GND引脚都必须连接。
ASR1 ： 0
ASI1 ： 0
CLR
MS
S2:0
DEL
VCC
GND
输入
输入
输入
输入
输入
输入
动力
地
3
PDSP16318/16318A
GC引脚功能GC销
77
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
5
D7
D8
D9
D10
GND
VCC
D11
D12
D13
D14
D15
C15
C14
C13
C12
VCC
GND
C11
C10
C9
C8
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
功能GC销
C7
C6
C5
C4
C3
C2
C1
C0
OED
OEC
S2
S1
S0
MS
ASI1
ASI0
DEL
CLR
ASR1
ASR0
A0
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
功能GC引脚功能
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
CEA
B15
B14
B13
B12
B11
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
B10
B9
B8
B7
B6
B5
B4
B3
B2
B1
B0
CLK
CEB
OVR
D0
D1
D2
D3
D4
D5
D6
器件的引脚陶瓷QFP （ GC100 ）
ASR或ASI
ASX1 ASX0
0
0
1
1
0
1
0
1
ALU功能
A + B
A
A-B
B-A
DEL
0
1
延迟复用控制
端口输入
推迟了端口输入
MS
0
1
real和imag “多路复用器控制
B端口输入/删除多路复用器的输出
累加器/ D accumualtor
S2:0
S2
0
0
0
0
1
1
1
1
S1
0
0
1
1
0
0
1
1
S0
0
1
0
1
0
1
0
1
19
15
18
14
15
17
13
14
15
16
12
13
14
15
15
11
12
13
14
15
14
10
11
12
13
14
15
13
9
10
11
12
13
14
15
12
8
9
10
11
12
13
14
15
11
7
8
9
10
11
12
13
14
加法结果
10
6
7
8
9
10
11
12
13
9
5
6
7
8
9
10
11
12
8
4
5
6
7
8
9
10
11
7
3
4
5
6
7
8
9
10
6
2
3
4
5
6
7
8
9
5
1
2
3
4
5
6
7
8
4
0
1
2
3
4
5
6
7
3
2
1
0
0
1
2
3
4
5
6
0
1
2
3
4
5
0
1
2
3
4
0
1
2
3
记
该表格示出了传递到D15的加法结果的部分：0和C15 ：0的输出。其中少于16个加法器位选择
输出数据补零。
4
PDSP16116/A/MC
16×16位乘法器情结
PDSP16116/A/MC
DS3858
ISSUE 3.0
2000年6月
该PDSP16116A将乘两个复杂的（ 16 + 16 ）位
字每50ns的，并且可以被配置为输出所述
在单个周期内完成复杂的（32 + 32）位的结果。该
数据格式是小数补码。
该PDSP16116 / A包含4个16 ×16阵列乘法器，
两个32位加法器/减法器，所有控制逻辑要求
支持块浮点运算中使用FFT
应用程序。在同一个PDSP16318组合，所述
PDSP16116A形成双芯片的10MHz复杂乘法器
累加器20位累加器寄存器和输出
转换器。在组合PDSP16116有两个
PDSP16318s和两个PDSP1601s形成一个完整的10MHz
沙参2 DIT FFT蝶形解决方案，完全支持模块
浮点运算。该PDSP16116 / A有
这是适合递归极高的吞吐量
算法，因为所有的计算都与单个执行
流水线延迟（ 2周期下通） 。
订购信息
PDSP16116 MC GC1R
PDSP16116 MC AC1R
10MHz
10MHz
MIL - 883筛选 -
陶瓷QFP
MIL - 883筛选 -
PGA封装
MIL - 883筛选 -
陶瓷QFP
MIL - 883筛选 -
PGA封装
PDSP16116A MC GC1R
20MHz
PDSP16116A MC AC1R20MHz
XR
XI
YR
YI
REG
REG
REG
REG
特点
s
s
s
s
s
s
s
s
s
s
复数（ 16 + 16 ）× （ 16 + 16 ）乘法
全部32位结果
20MHz的时钟速率
块浮点FFT蝶形支持
-1倍-1陷阱
二进制补码小数运算
TTL兼容的I / O
复共轭
2周期告吹
144针PGA或QFP封装
MULT
MULT
MULT
MULT
REG
REG
REG
REG
应用
+/-
移
+/-
移
s
s
s
s
s
快速傅立叶变换
数字滤波
雷达和声纳处理
仪器仪表
影像处理
REG
REG
相关产品
PDSP16318/A
PDSP16112/A
PDSP16330/A
PDSP1601/A
PDSP16350
PDSP16256
PDSP16510
复杂的累加器
（16 + 16 ）×（ 12 + 12），复合乘法器
毕达哥拉斯处理器
ALU和桶式移位器
精密数字调制器
可编程FIR滤波器
单芯片FFT处理器
PR
PI
Fig.1简化框图
变更通知
的变更通知要求MIL - M- 38510将
这个设备类型实现的。知名客户会
自去年购买任何改动订货时进一步通知
如果显著改变已作出的部分。
转
日期
A
B
C
D
2000年1993年7月1998年10月JUN
1
PDSP16116/A/MC
该PDSP16116有许多专门针对功能
系统的应用程序。
1× -1陷阱
在利用二进制补码乘法运算
分数表示法中， 1× -1运算形成一个无效结果
为+1是不能表示的小数范围。该
PDSP16116 / A通过捕获的解决了这个问题
1× -1操作，迫使乘数效果，成为
最积极的表示数。
复共轭
许多利用复杂的算术算法要求
共轭复数数据流。此操作具有
传统上需要一个adiditional ALU乘以
-1虚部。该PDSP16116消除
对于额外的ALU要求，通过提供芯片复杂
无论是两个输入复杂的数据字的缀合
在不降低吞吐量。
轻松连接
如同所有的PDSP家庭成员的PDSP16116有
注册的I / O数据和控制。数据输入有
独立的时钟使能和数据输出有
独立的三态输出使能。
信号
XR15 ： 0
XI15 ： 0
YR15 ： 0
YI15 ： 0
PR15 ： 0
PI15 ： 0
CLK
CEX
CEY
CONx
康妮
圆
MBFP
SOBFP
EOPSS
AR15 ： 13
AI15 ： 13
WTA1 ： 0
WTB1 ： 0
WTOUT1 ： 0
SFTA1 ： 0
SFTR2 ： 0
GWR4 ： 0
OSEL1 ： 0
OER ， OEI
VDD
GND
TYPE
输入
输入
输入
输入
产量
产量
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
产量
产量
产量
产量
输入
输入
动力
动力
描述
16位输入真正的X数据
16位输入IMAG X数据
16位输入reaal Y数据
16位输入IMAG Y数据
16位输出为真正的P数据
16位输出为IMG P数据
时钟，新的数据是在CLK的上升沿加载
时钟，使X -端口输入寄存器
时钟，使Y型端口输入寄存器
共轭X数据
共轭Y数据
大红大紫的真正& IMAG结果
模式选择（ BFP /普通）
开始BFP操作**
年底通**
3 MSB公司从一个字的实部**
3 MSB公司从一个字IMAG部分**
从A字的字标签
从B-字/换档控制字标记*
字标记输出**
移相控制的A-字/溢出标志*
按住Shift键控制蓄电池resul **
全球加权寄存器的内容**
选择所希望的输出配置
输出使
+ 5V电源的所有电源引脚
0V供应
必须连接
普通模式配置
配合低
配合低
配合低
配合低
配合低
配合低
*表示引脚进行中BFP /正常模式不同的功能。
**表示销仅用于BFP模式
Table.1信号说明
2
PDSP16116/A/MC
A
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
B
C
D
E
F
G
H
J
K
L
M
N
P
R
AC144 （ POWER）
144 I / O电源引脚栅格阵列封装引脚连接（底视图）
销1
销144
PIN 1 IDENT
（见注2 ）
GC144
引脚连接144 I / O陶瓷四方扁平封装（顶视图）
图3引脚连接图（不按比例） 。
4
PDSP16116/A/MC
GC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
AC
D3
C2
B1
D2
E3
C1
E2
D1
F2
F3
E1
G2
G3
F1
G1
H2
H1
H3
J3
J1
K1
J2
K2
K3
L1
L2
M1
N1
M2
L3
N2
P1
M3
N3
B2
A1
信号
PI14
PI15
WTOUT1
WTOUT0
SFTR0
SFTR1
SFTR2
OEI
GC
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
AC
N4
P3
R2
P4
N5
R3
P5
R4
N6
P6
R5
P7
N7
R6
R7
P8
R8
N8
N9
R9
R10
P9
P10
N10
R11
P11
R12
R13
P12
N11
P13
R14
N12
N13
P14
R15
信号GC
XI1
XI2
XI3
XI4
XI5
XI6
XI7
XI8
XI9
XI10
XI11
XI12
XI13
XI14
XI15
CEY
CEX
AC
信号
GC
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
AC
N14
M13
A14
B12
C11
A13
B11
A12
C10
B10
A11
B13
C12
A10
A9
B8
A8
C8
C7
A7
A6
B7
B6
C6
A5
B5
A4
A3
B4
C5
B3
A2
C4
C3
B9
C9
信号
V
DD
GND
PR13
PR12
PR11
PR10
PR9
PR8
PR7
PR6
PR5
GND
V
DD
PR4
PR3
PR2
PR1
PR0
PI0
PI1
PI2
PI3
PI4
V
DD
PI5
GND
PI6
PI7
PI8
PI9
PI10
PI11
PI12
PI13
GND
V
DD
CONx
康妮
圆
AI13
AI14
AI15
AR13
AR14
AR15
YI15
YI14
YI13
YI12
YI11
YI10
YI9
YI8
YI7
YI6
YI5
YI4
YI3
YI2
YI1
YI0
XI0
GND
V
DD
XR15
XR14
XR13
XR12
XR11
XR10
XR9
XR8
XR7
XR6
XR5
XR4
XR3
XR2
XR1
XR0
YR15
YR14
YR13
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
GND
P2
V
DD
R1
P15 YR12
M14 YR11
L13 YR10
YR9
N15
YR8
L14
YR7
M15
YR6
K13
YR5
K14
YR4
L15
YR3
J14
YR2
J13
YR1
K15
YR0
J15
H14
EOPSS
V
DD
H15
H13
SOBFP
G13 WTB1
G15 WTB0
F15 WTA1
G14 WTA0
F14 MBFP
CLK
F13
E15 OSEL1
E14 OSEL0
OER
D15
C15 SFTA0
D14 SFTA1
E13 GWR0
C14 GWR1
B15 GWR2
D13 GWR3
C13 GWR4
B14 PR15
A15 PR14
注。所有的GND和V
DD
引脚必须使用
图3A - 引脚连接为AC144 （电源）和GC144包
5
PDSP1601/PDSP1601A
PDSP1601/PDSP1601A
ALU和桶式移位器
DS3705
ISSUE 3.0
1998年11月
该PDSP1601是一款高性能的16位运算
逻辑单元具有独立的片上16位的桶形移位器。
该PDSP1601A有两种操作模式给予的20MHz或
10MHz的寄存器 - 寄存器传输速率。
该PDSP1601支持多周期多倍
操作。这允许单个器件在20MHz的工作
16位字段， 10MHz的32位字段和5MHz的64位字段。
该PDSP1601也可以级联，以产生更广泛的词
在使用20MHz的速率执行并携带引脚。该
桶形移位器还能够扩展，例如
PDSP1601可以用来从一个32位的输入中选择一个16位字段
在100ns内。
PIN 1A INDEX MARK
开顶面
A
B
C
D
E
F
G
H
J
K
L
11 10 9
8 7
6
5 4
3
2
1
AC84
特点
s
s
s
s
s
s
s
s
s
16位， 32指令20MHz的ALU
16位， 20MHz的逻辑，算术运算或桶形移位器
独立的ALU和移位操作
4 ×16位的片上暂存寄存器
多倍操作;例如200ns的64位
积累
通过三个内部反馈三个端口结构
路径消除I / O瓶颈
块浮点支持
300mW的最大功率耗散
84针针脚栅格阵列或84联系LCC封装
或100引脚陶瓷四方扁平封装
GC100
图1引脚连接 - 底视图
应用
订购信息
PDSP1601 MC GGCR
PDSP1601A BO交流
N.B
10MHz的MIL883屏蔽 -
QFP封装
20MHz的产业 - PGA
包
s
s
s
s
s
数字信号处理
阵列处理
图像
数据库解决
高速运算处理器
相关产品
PDSP16112
PDSP16116
PDSP16318
PDSP16330
复数乘法器
16× 16复合乘法器
复杂的累加器
毕达哥拉斯处理器
军事级部分的进一步细节
在一个单独的数据表提供（ DS3763 ）
1
PDSP1601/PDSP1601A
引脚说明
符号
最高位
MSS
B15 - B0
CEB
CLK
MSA0 - MSA1
A15 - A0
CEA
MSC
IS0 - IS3
SV0 - SV3
描述
ALU B-输入多路复用器选择控制。
1
这个输入被内部锁存的上升沿
的CLK 。
移位寄存器的输入多路复用器选择控制。
1
这个输入被内部锁存的上升沿
的CLK 。
B端口的数据输入。
向此端口的数据锁存到输入寄存器在上升
CLK的边缘。 B15是MSB。
时钟使能， B端口输入寄存器。
当低的时钟，以该寄存器被使能。
公共时钟所有内部注册的元素。
改变在CLK的上升沿。
所有寄存器被加载，并输出
ALU A-输入多路选择控制。
1
这些输入在内部锁存上升
CLK的边缘。
一个端口的数据输入。
向此端口的数据锁存到输入寄存器在上升
CLK的边缘。 A15是MSB。
时钟使能，端口输入寄存器。
当低的时钟，以该寄存器被使能。
C-端口多路复用器选择控制。
1
这个输入被内部锁存的上升沿
的CLK 。
指令输入到桶形移位器， IS3 = MSB 。
1
这些输入在内部锁存上
上升CLK的边缘。
移值的I / O端口。
该端口被用作输入时移值从供给
外部源，并且作为输出时被调用规格化操作。在I / O功能
由IS0测定 - IS3指令输入，并且由
SVOE
控制权。
要移位的内部锁存CLK的上升沿。
SV输出使能。
当高SV端口只能作为输入操作。当低SV
端口可以作为输入或输出，根据IS0 - IS3指令。该引脚应
被捆扎hihg或低，取决于应用。
指令输入到桶形移位寄存器。
1
这些输入在内部锁存上
上升CLK的边缘。
端口C的数据输出。
在此端口上的数据输出选择由C输出多路复用器。
C15是MSB。
输出使能。
了C端口输出为高阻状态时，这种控制是很高的。
块浮点标志
来自ALU ，高电平有效。
完成
从ALU的MSB 。
指令输入到ALU寄存器。
1
这些输入在内部锁存上升
CLK的边缘。
携带
到ALU的LSB 。
指令输入到ALU 。
1
IA4 = MSB 。这些输入在内部锁存上升
CLK的边缘。
+ 5V电源：
双方的Vcc引脚必须连接。
0V电源：
这两个GND引脚都必须连接。
SVOE
RS0 ， RS1
RS2
C0 - C15
OE
BFP
CO
RA0 - RA2
CI
IA0 - IA3
IA4
VCC
GND
笔记
1.
所有指令都在与该锁存器的输入，在CLK的上升沿开始的周期中执行。
3
PDSP1601/PDSP1601A
A输入
16
一个reg
CEA
B输入
16
B REG
CEB
复用器
MSA0-1
2
B MUX
最高位
S MUX
MSS
BFP
CO
A
ALU
B
IA0-4
CI
5
桶式移位器
移
控制
IS0-3
SV0-3
SVOE
RAD-2
3
3
ALU reg文件
左REG 。
RIGHT REG 。
RS0-2
SHIFTER reg文件
左REG 。
RIGHT REG 。
MUX
MSC
OE
16
COUT
图2 PDSP1601框图
功能说明
该PDSP1601包含四个主要模块：在ALU中，
桶形移位器和两个寄存器文件。
该ALU
ALU支持32条指令，如表1详细说明。
输入到ALU是由A和B的MUX选择。
数据都将落空，从选定的寄存器通过A
或B输入MUX和ALU的ALU输出寄存器文件中
为50ns的PDSP1601A （ 100纳秒的PDSP1601 ） 。
的ALU指令被锁存，以使得该指令
不会开始执行，直到CLK的上升沿锁存
指令到器件中。
该ALU接受携带从CI的输入和用品
一个执行到CO输出。此外，在每个端
周期中，来自ALU进行装入内部1
位寄存器，因此它可作为一个输入到ALU的
下一个周期。在该方式中，多周期，多倍
支持的操作。 （见多周期CASCADE
操作）。
BFP标志
ALU有一个用户可编程的BFP标志。此标志
可被编程以成为活性在4任一项
条件。其中的两个条件是为了支持
块浮点操作，因为它们提供的标志
指示该ALU结果是内的两个或四个的一个因素
四溢的16位号码范围。对于多倍
操作选项才有效，而最显著16
位字节被处理。在这种方式中的BFP标志可
使用过任何扩展字宽。
其余的两个条件检测上溢
条件或结果为零。对于溢出条件是
活跃的ALU结果必须溢出到第16 （符号）
位， （这个选项才有效，而最显著的16位字节
正在处理） 。零条件有效，如果结果
来自ALU等于零。对于多倍操作
零标志必须是活动的所有的16位字节
扩展词。
该BFP标志是通过执行在四个编程
SBFXX指令（参见表1） 。中的任何一个执行
这四个指令， ALU的输出被强制为
零。
多周期/级联操作
该ALU运算指令包含两个或三个
选择每个arithemtic操作。
ALU的被设计成用二进制补码操作
运算，需要1被添加到LSB的所有
减法运算。该指令集包括指令
这将迫使一到LSB ，例如MIAX1 ， AMBX1 ， BMAX1
（见表1） 。
这些指令用于对最不显著16位
任何减法操作的字节。
用户具有级联多个器件的一个选择，或
multicycling单个设备来扩展计算精度。
如果用户级联多个器件，那么级联
使用外部的CI输入应为算术运算指令
用于所有，但最显著的16位字节，如MIACI ，
APBCI ， BMACI （见表1） 。
应用户多循环的单个设备，则
多周期算术指令，使用内部
注册CO位应被用于所有，但至少
显著16位字节，如MIACO ， APBCO ， AMBCO ，
BMACO （见表1） 。
4
PDSP16116
16 x 16位乘法器复
取代1996年10月版， DS3707 - 4.2
DS3707 - 1997年5.3月
该PDSP16116包含四个16316阵列乘法器，2个
32位加法器/减法器，所有以支持所需的控制逻辑
块浮点运算中的应用FFT使用的端口。
该PDSP16116A变种就会大量繁殖两种复杂的（ 16116 ）
位字的每一个50ns的，并且可以被配置为输出的COM
在一个周期内完整的络合物（ 32132 ）位的结果。数据
格式是小数补码。
在与PDSP16318A的PDSP16116A组合形式
双芯片20MHz的复数乘法累加器20位
累加器寄存器和输出转换器。在PDSP16116A
有两个PDSP16318As和两个PDSP1601As组合
形成一个完整的20MHz的基数2 DIT FFT蝶形解决方案
它完全支持块浮点运算。该
PDSP16116具有适合于非常高的吞吐量
递归算法，因为所有的计算都按一个进行
单流水线延迟（双循环落空） 。
XR15 ： 0
XI15 ： 0
YR15 ： 0
YI15 ： 0
REG
REG
REG
REG
MULT
MULT
MULT
MULT
特点
I
复数（ 16116 ） 3 （ 16116 ）乘法
I
全部32位结果
I
20MHz的时钟速率
I
块浮点FFT蝶形支持
I
（ 21 ）3（ 21 ）陷阱
I
二进制补码小数运算
I
TTL兼容的I / O
I
复共轭
I
2周期告吹
I
144针PGA或QFP封装
应用
I
快速傅立叶变换
I
数字滤波
I
雷达和声纳处理
I
仪器仪表
I
影像处理
订购信息
PDSP16116 MC GGDR
PDSP16116A B0交流
PDSP16116A A0交流
PDSP16116A B0 GG
PDSP16116A MC GGDR
PDSP16116B B0交流
PDSP16116D B0 GG
10MHz的MIL -883筛选
20MHz的工业
20MHz的军事
20MHz的工业
20MHz的MIL -883筛选
25MHz的工业
31 · 5MHz的工业
REG
REG
REG
REG
ADD / SUB
ADD / SUB
移
移
REG
REG
PR15 ： 0
PI15 ： 0
图。 1简化框图。
相关产品
PDSP16318/A
PDSP16112/A
PDSP16330/A
PDSP1601/A
PDSP16350
PDSP16256
PDSP16510
复杂的累加器
（ 16116 ）3（ 12112 ）复合乘法器
毕达哥拉斯处理器
ALU和桶式移位器
精密数字调制器
可编程FIR滤波器
单芯片FFT处理器
PDSP16116
系统特点
该PDSP16116具有多项功能专为系
统的应用程序。
复共轭
使用复杂的算法很多算法需要conjuga-
化复杂的数据流。此操作有传统的重
quired额外ALU乘以虚数部分
-1 。该PDSP16116通过提供消除此要求
片上复杂或者两个传入的COM的缀合
复杂的数据的话，在不降低吞吐量。
（ 21 ）3（ 21 ）陷阱
在乘法运算采用补码小数NO-
塔季翁，则（21） 3 （21）的操作构成了一个无效的结果，因为
11
是不是可表示的小数范围。该
PDSP16116通过捕获（21） 3 （21）消除了这个问题
操作，并迫使乘法器结果成为最
正数表示的。
轻松连接
如同所有的PDSP家人PDSP16116具有稳压
istered升/ O数据和控制。数据输入有独立的
时钟使能和数据输出具有独立的三态
输出使能。
正常
模式
CON组fi guration
信号
XR15 ： 0
Xl15 ： 0
YR15 ： 0
Yl15 ： 0
PR15 ： 0
PL15 ： 0
CLK
CEX
CEY
TYPE
输入
输入
输入
输入
产量
产量
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
产量
产量
产量
产量
输入
输入
动力
动力
描述
16位输入真正的X数据
16位输入为假想X数据
16位输入真正的Y数据
16位输入为假想的Y数据
16位输出为真正的P数据
16位输出为假想P数据
时钟;新数据在CLK的上升沿装入
时钟，使X -端口输入寄存器
时钟，使Y型端口输入寄存器
共轭X数据
共轭Y数据
大红大紫的实部和虚结果
模式选择（ BFP /普通）
开始BFP操作（见注1 ）
传球结束（见注1 ）
从一个字的实部3个MSB （见注1 ）
从A-字虚部3个MSB （见注1 ）
从A字的字标签
从B-字/换档控制字标记（见注2 ）
字标记输出（见注1 ）
移相控制的A-字/溢出标志（见注2 ）
按住Shift键控制蓄电池的结果（见注1 ）
全球加权寄存器的内容（见注1 ）
选择所希望的输出配置
输出使
15V
供应（见注3 ）
供应0V （见注3 ）
CONx
康妮
圆
MBFP
SOBFP
EOPSS
配合低
配合低
配合低
配合低
配合低
配合低
AR15 ： 1 3
[15] ： 1 3
WTA1 ： 0
WTB1 ： 0
WTOUT1 ： 0
SFTA1 ： 0
SFTR2 ： 0
GWR4 ： 0
OSEL1 ： 0
OER ， OEI
V
DD
GND
笔记
1.只有在BFP模式用于
2.在执行BFP /正常模式不同的功能
3.所有电源引脚都必须连接
表1信号说明
2
PDSP16116
A
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
B
C
D
E
F
G
H
J
K
L
M
N
P
R
AC144 （ POWER）
图。 144 I / O电源引脚栅格阵列封装3A引脚连接（底视图）
销1
销144
PIN 1 IDENT
（见注2 ）
GG144
图。 3B引脚连接144 I / O陶瓷四方扁平封装（顶视图）
图。 3引脚连接图（不按比例） 。见表1信号说明和表2引脚。
4
QQ：2880707522 复制
