PDM41024
1兆位静态RAM
128K ×8位的
特点
n
1
2
3
4
5
6
7
描述
该PDM41024是一个高性能的CMOS静态
RAM组织为131072 ×8位。写作
完成时的写使能（WE ）和
芯片使能（ CE1 ）输入为低和CE2是
HIGH 。读完成，当我们和CE2
居高不下， CE1和OE都很低。
该PDM41024从单一+ 5V电源工作
供给和所有的输入和输出是充分的TTL
兼容。该PDM41024有两个版本：
标准功耗版（SA）和低功率
版本（ LA ） 。这两个版本在功能上
在他们的功耗仅为相同和不同。
该PDM41024可在一个32引脚塑料TSOP
（ I）中，和一个300密耳和400密耳厚的塑料SOJ 。
高速存取时间
Com'l ：10， 12和15纳秒
Ind'l ： 12和15纳秒
低功耗工作（典型值）
- PDM41024SA
主动： 450毫瓦
待机： 50毫瓦
- PDM41024LA
主动： 400毫瓦
待机： 25mW的
单+ 5V （ ± 10 ％ ）电源
TTL兼容的输入和输出
套餐
塑料SOJ （ 300万） - TSO
塑料SOJ （ 400万） - SO
塑料TSOP （ I） - T的
n
n
n
n
功能框图
A
0
A
16
解码器
地址
内存
矩阵
8
9
10
I / O
0
I / O
7
输入
数据
控制
列I / O
11
12
1
CE1
CE2
WE
OE
控制
修订版3.3 - 98年4月9日
PDM41024
引脚CON组fi guration
TSOP （I）的
A11
A9
A8
A13
WE
CE2
A15
VCC
NC
A16
A14
A12
A7
A6
A5
A4
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
OE
A10
CE1
I/O7
I/O6
I/O5
I/O4
I/O3
VSS
I/O2
I/O1
I/O0
A0
A1
A2
A3
NC
A16
A14
A12
A7
A6
A5
A4
A3
A2
A1
A0
I/O0
I/O1
I/O2
VSS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
SOJ
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
VCC
A15
CE2
WE
A13
A8
A9
A11
OE
A10
CE1
I/O7
I/O6
I/O5
I/O4
I/O3
引脚说明
名字
A16-A0
I/O7-I/O0
OE
WE
CE1 ， CE2
NC
V
CC
V
SS
描述
地址输入
数据输入/输出
输出使能输入
写使能输入
芯片使能输入
无连接
电源（+ 5V）的
地
真值表
(1)
OE
X
X
L
X
H
WE
X
X
H
L
H
CE1
H
X
L
L
L
CE2
X
L
H
H
H
I / O
高阻
高阻
D
OUT
D
IN
高阻
模式
待机
待机
读
写
输出禁用
注： 1， H = V
IH
中，L = V
IL
， X = DO NOT CARE
绝对最大额定值
(1)
符号
V
TERM
T
BIAS
T
英镑
P
T
I
OUT
T
j
等级
相对于V端子电压
SS
在偏置温度
储存温度
功耗
直流输出电流
最高结温
(2)
Com'l 。
-0.5到+7.0
-55到+125
-55到+125
1.0
50
125
IND 。
-0.5到+7.0
-65到+135
-65到+150
1.0
50
145
单位
V
°C
°C
W
mA
°C
注： 1.强调超过绝对最大额定值可能会导致
永久损坏设备。这是一个额定值只和功能操作
该设备在这些或以上的任何其他条件，在操作说明
本规范的部分将得不到保证。暴露在绝对最大额定值CON-
ditions长时间会影响其可靠性。
2.适当的热计算应在所有情况下具体来说用于执行
那些选择的包具有大的热阻（例如，TSOP ） 。校准 -
culation应该是这样的形式
: T
j
= T
a
+ P *
θ
ja
其中T
a
是在环境温度下，磷
是平均运行功率和
θ
ja
封装的热阻。为了这
产品，请使用以下
θ
ja
价值观：
SOJ ： 72
o
C / W
TSOP ： 95
o
C / W
2
98年4月9日 - 修订版3.3
PDM41024
电容
(1)
(T
A
= + 25°C ， F = 1.0兆赫）
符号
C
IN
C
OUT
参数
输入电容
输出电容
马克斯。
8
8
单位
pF
pF
注： 1 。这个参数是由器件特性决定的，但不是生产测试。
AC测试条件
输入脉冲电平
输入上升和下降时间
输入定时基准水平
输出参考电平
输出负载
V
SS
至3.0V
3纳秒
1.5V
1.5V
参见图1和2
+5V
480
D
OUT
255
30 pF的
D
OUT
255
+5V
480
5 pF的
图1.输出负载等效
图2.输出负载等效
（对于T
LZCE
, t
HZCE
, t
LZWE
, t
HZWE
, t
LZOE
,
t
HZOE
)
三角洲TAA - 纳秒
5
4
3
2
1
0
0
典型的三角洲TAA VS容性负载
30
60
90
120
其他集总容性负载（PF ）
网络连接gure 3 。
4
98年4月9日 - 修订版3.3
PDM41024
读周期1号
(4, 5)
t
RC
ADDR
1
2
数据有效
t
AA
t
OH
DOUT
以前的数据有效
读周期2号
(2, 4, 6)
t
RC
3
4
5
t
LZCE
t
HZCE
t
AA
t
ACE
ADDR
CE1
CE2
OE
t
LZOE
D
OUT
t
AOE
t
HZOE
数据有效
6
7
8
-15
AC电气特性
描述
读周期
读周期时间
地址访问时间
芯片使能存取时间
从地址变更输出保持
芯片使能在低Z输出
(1,3)
芯片禁用高Z输出
(1,2,3)
芯片使能上电时间
(3)
芯片禁用断电时间
(3)
输出启用访问时间
输出使能到输出中低Z
(1,3)
输出禁止到输出中高Z
(1,3)
符号
t
RC
t
AA
t
ACE
t
OH
t
LZCE
t
HZCE
t
PU
t
PD
t
AOE
t
LZOE
t
HZOE
0
6
0
10
6
0
6
3
5
6
0
12
6
0
6
-10
(7)
-12
(7)
MIN 。 MAX 。 MIN 。 MAX 。 MIN 。 MAX 。单位
10
10
10
3
5
6
0
15
6
12
12
12
3
5
7
15
15
15
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
9
10
11
12
5
阴影面积=初步数据
引用的注释是后数据保留表。
修订版3.3 - 98年4月9日
QQ：2880707522 复制
