飞利浦半导体
产品speci fi cation
1394的AV链路层控制器
PDI1394L11
1.0功能
IEEE 1394至1995年的标准链路层控制器
硬件支持的IEC61883国际标准
数字接口的消费电子产品
设计包装和未包装的应用程序数据包进行
传送使用同步数据的IEEE 1394总线
接送。
该应用程序数据被按照IEC 61883分组
数字接口的消费电子产品的国际标准
音频/视频设备。该AV层界面是一个字节宽端口
能够容纳不同的MPEG-2和DVC编解码器。一
提供了一种用于内部80C51兼容字节宽的主机接口
寄存器配置以及执行异步数据
接送。
该PDI1394L11是由一个单一的3.3V电源和供电
输入和输出是5V的电压。它是在PQFP80可用
封装。
接口的任何IEEE 1394-1995物理层接口
可承受5V的I / O
单3.3V电源电压
2.0说明
该PDI1394L11 ，飞利浦半导体1394音频/视频（ AV ）
链路层控制器，是IEEE 1394-1995标准的链路层
控制器具有一个嵌入式AV层接口。该AV层
3.0快速参考数据
GND = 0V ;吨
AMB
= 25°C
符号
V
DD
I
DD
SCLK
参数
功能的电源电压范围
电源电流@ V
DD
=3.3V
器件时钟
49.147
条件
民
3.0
典型值
3.3
20
49.152
49.157
最大
3.6
单位
V
mA
兆赫
4.0订购信息
套餐
80引脚塑料PQFP80
温度范围
0 ° C至+ 70°C
北美以外的地区
PDI1394L11 BA
北美
PDI1394L11 BA
PKG 。 DWG 。 ＃
SOT318-2
5.0引脚配置
AVFSYNCOUT
AVFSYNCIN
AVENDPCK
PHY CTL0
PHY CTL1
AVVALID
AVCLK
AVSYNC
AVERR0
AVERR1
N / C
VDD
GND
PHY D0
45
44
PHY D1
VDD
63
62
56
55
54
64
61
59
58
53
52
51
50
49
48
47
46
60
57
43
42
版权所有
版权所有
版权所有
AV D0
AV D1
AV D2
AV D3
VDD
GND
AV D4
AV D5
AV D6
AV D7
VDD_
GND
N / C
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
9
10
11
12
13
14
15
16
17
19
20
21
18
22
23
24
1
2
3
4
5
6
7
8
PDI1394L11
AV链路层控制器
41
PHY D2
GND
ISO_N
SCLK
LREQ
GND
VDD
N / C
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
PHY D3
VDD
GND
PHY D4
PHY D5
PHY D6
PHY D7
CYCLEOUT
VDD
GND
CYCLEIN
RESET_N
HIF INT _N
HIF RD_N
HIF WR_N
HIF CS_N
HIF D6
HIF D5
HIF D2
HIF D4
VDD
HIF D3
HIF D1
HIF D0
CLK 25
HIF A4
HIF A3
VDD
HIF A8
HIF A7
HIF A2
HIF A1
HIF A6
HIF A5
HIF D7
HIF A0
GND
GND
GND
VDD
SV00270
1997年10月21日
2
853-2038 18592
飞利浦半导体
产品speci fi cation
1394的AV链路层控制器
PDI1394L11
8.0应用图
MPEG或DVC
解码器
AV
接口
PDI1394L11
AV链接
PHY -LINK
接口
PDI1394P11
PHY
1394电缆
接口
数据8 /
地址9 /
中断& CONTROL
主机控制器
SV00268
9.0引脚说明
9.1主机接口
PIN号
14, 15, 16, 17,
18, 19, 20, 21, 22
1, 2, 3, 4, 7, 8, 9,
10
引脚符号
HIF A [ 8 ： 0 ]
缺氧诱导因子D [ 7：0]
I / O
I
I / O
名称和功能
主机接口地址0 8提供了字节宽接口，内部主机
寄存器。请参见解决规则主机接口的描述。
主机接口的数据如图7（ MSB）中，通过0字节宽数据路径的内部寄存器。
写使能。当与HIF CS_N ，写的PDI1394L11有效（低电平）结合
内部寄存器请求。 （注： HIF WR_N和HIF RD_N ：如果这些都是在低
与HIF CS_N结合，那么，在写周期发生。这可以被用来连接
使用R / W_N行，而不是单独的RD_N和WR_N线的CPU 。在这种情况下，连接
在R / W_N线到HIF WR_N和领带HIF RD_N低。 ）
读使能。当与HIF CS_N的PDI1394L11的读有效（低电平）结合
内部寄存器请求。
片选（低电平有效） 。主机总线控制信号以允许访问的FIFO和控制
和状态寄存器。
中断（低电平有效） 。指示中断内部的PDI1394L11 。阅读一般
中断寄存器以获取更多信息。该引脚为开排干，需要一个上拉1KW
电阻器。
复位（低电平有效） 。异步主复位到PDI1394L11 。
3.3V
±
0.3V电源
接地参考
26
HIF WR_N
I
27
25
28
29
6, 13, 24, 32, 39,
45, 49, 64, 72, 78
5, 12, 23, 31, 38,
44, 50, 63, 73, 79
HIF RD_N
HIF CS_N
HIF INT_N
RESET_N
V
DD
GND
I
I
O
I
1997年10月21日
4
飞利浦半导体
产品speci fi cation
1394的AV链路层控制器
PDI1394L11
9.2 AV接口
PIN号
77, 76, 75, 74,
71, 70, 69, 68
58
57
59
60
56
61
53
52
引脚符号
AV D [ 7：0]
AVCLK
AVSYNC
AVFSYNCIN
AVFSYNCOUT
AVENDPCK
AVVALID
AVERR0
AVERR1
I / O
I / O
I
I / O
I
O
I
I / O
O
O
名称和功能
音频/视频数据7 （ MSB）中，通过0字节宽度接口向AV层。
外敷时钟。上升沿有效。
开始分组指标;应该只用于当AVVALID是活动的。
帧同步输入。用于数字视频（DV） 。该信号的时间戳记和传送
ITXHQ2的SYT领域。
帧同步输出。信号从IRXHQ2的SYT域而来。
到底从数据源应用程序包的指示。只有当输入的数据包不需要
多4个字节。它可以为数据包是4 * N的大小固定为低电平。
表示对AV D个数据[7：0 ]是有效
CRC差错，指示包含的AV 总线分组[7：0 ]有CRC错误，当前AV包
是靠不住的。
序列错误。表示至少一个源包被之前，在当前的AV 丢失[7 ：0]的
9.3 PHY接口
PIN号
34, 35, 36, 37,
40, 41, 42, 43
46, 47
48
54
55
引脚符号
PHY的D [ 0：7]
物理层的CTL [0：1 ]
ISO_N
LREQ
SCLK
I / O
I / O
I / O
I
O
I
名称和功能
数据0 （ MSB ）到7 （注：为了保持兼容性，以指定链接-PHY接口
的IEEE 1394-1995标准，附录J ，第0位是最显著位）。数据预期
上的AV D [ 0：1]为100Mb / s的， AV D [ 0：3]为200MB / s，而AV D [ 0：7]为400MB /秒。见IEEE
1394-1995标准，附录J以获取更多信息。
链路和物理层之间的控制线。见1394规格的更多信息。
隔离屏障。该终端有效（低电平）时，隔离屏障的存在。看
IEEE 1394至1995年的标准，以获取更多信息附录J （用于请求仲裁或
读/写PHY寄存器） 。
链接请求。总线请求以访问物理层。见IEEE 1394-1995标准，附录J为
更多的信息。
系统时钟。从PHY 49.152MHz输入（ PHY链路接口工作在这
频率）。
9.4其他引脚
PIN号
65, 66, 67
51, 62, 80
30
33
11
引脚符号
版权所有
N / C
CYCLEIN
CYCLEOUT
CLK 25
I / O
NA
NA
I
O
O
名称和功能
这些引脚用于工厂测试保留。对于正常操作，他们应该被连接到
地面上。
这些测试模式引脚和不应该连接或终止。
提供提供外部周期定时器信号的1394总线开始的能力
周期。
再现周期主的8kHz的时钟周期。
辅助时钟，价值SCLK / 2 （通常24.576兆赫）
1997年10月21日
5
QQ：2880707522 复制
