数据表
288M位直接Rambus的DRAM
PD488588 （ 512K字
×
18位
×
32S银行）
描述
直接总线DRAM （直接RDRAM）是一个
通用高性能的存储设备
适合于在广泛的应用中使用
包括计算机存储器，图形，视频，以及任何
其它应用程序，其中高带宽和低
等待时间是必需的。
该
PD488588是288Mbits直接的Rambus DRAM
（ RDRAM
） ，组织为16M字由18位。
采用RAMBUS信号级（ RSL ）技术
同时允许使用600MHz至800MHz的传输速率
传统的系统和电路板设计技术。
直接RDRAM设备能够持续数据
每16每两个字节接送1.25ns （ 10ns的
个字节）。
对了Direct RDRAM的结构允许
最大持续带宽为多，同时
随机寻址的存储器事务。
独立的控制和数据总线与独立
行和列控收益率超过95 ％，公交车的效率。
直接RDRAM的四家银行支持最多四个
同时交易。
体系化的特点为移动，图形和
大内存系统包括电源管理，
字节屏蔽。
该
PD488588提供的CSP水平
包适用于台式机，以及低调
附加卡和移动应用。了Direct RDRAM
在2.5V电源下工作。
特点
每个DRAM器件的最高持续带宽
- 1.6 GB / s的持续数据传输率
- 独立的控制与数据总线的最大化
效率
- 独立的行和列的控制总线，便于
调度和最高性能
- 32银行：四笔交易可以发生
同时，在全带宽的数据传输速率
低延迟特性
- 写缓存以减少读取延迟
- 对控制器的灵活性3预充电机制
- 交叉交易
先进的电源管理：
- 多种低功耗状态可在电源的灵活性
消费与时间的关系，以积极的状态
掉电自刷新
过载电流模式
组织： 2K字节页和32银行， ×18
采用RAMBUS信号级（ RSL）最多
800MHz的操作
包装： 80球FBGA （
BGA
)
(17.16
×
10.2)
一号文件E0039N30 （ 3.0版）
发布日期2002年7月（K ）日本
网址： http://www.elpida.com
Elpida
内存方面，公司2001-2002年
“ NEC
公司2000
尔必达内存公司是NEC公司与日立公司合资的DRAM公司
PD488588
订购信息
产品型号
组织*
WORDS
×
位
×
国内
银行
512K ×18× 32S
时钟频率
兆赫（ MAX 。 ）
600
711
800
/ RAS接入
时间（纳秒）
53
45
45
包
80球FBGA （ μ
BGA ）
(17.16
×
10.2)
PD488588FF-C60-53-DH1
PD488588FF-C71-45-DH1
PD488588FF-C80-45-DH1
注： “ 32S ”标识表示该RDRAM的核心由32个银行的使用“拆分”银行
架构
2
数据表
E0039N30 （ 3.0版）
PD488588
引脚配置
80球FBGA （
BGA ）
(17.16
×
10.2)
顶视图
10
9
8
7
6
5
4
3
2
1
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
B
O
O
O
C
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
S
O
O
O
T
O
O
A
D
E
F
G
H
J
K
L
M
N
P
R
U
10
9
8
7
6
5
4
3
2
1
A
GND
GND
V
DD
GND
GND
V
DD
V
DD
DQA8
CMD
DQA7
V
DD
DQA5
GND
DQA3
GNDA
DQA1
GNDA
CTMN
V
DD
CTM
V
DD
GND
GND
COL3
V
DD
COL1
V
DD
DQB1
GND
DQB3
GND
DQB5
Vcmos
DQB7
V
DD
DQB8
GND
V
DD
ROW2 ROW0
V
DD
GND
GND
DQA6
SCK
DQA4
DQA2
DQA0
CFM
GND
CFMN
ROW1
V
REF
COL4
GND
COL2
COL0
GND
DQB0
GND
DQB2
DQB4
SIO0
DQB6
SIO1
GND
GND
GND
V
DD
VCMOS GND
V
DD
V
DD
a
V
DD
V
DD
V
DD
V
DD
GND
GND
V
DD
B
C
D
E
F
G
H
J
K
L
M
N
P
R
S
T
U
记
一些信号可以被应用，因为该管脚没有连接到该芯片的内侧。
数据表
E0039N30 （ 3.0版）
3
PD488588
引脚说明
信号
SIO0 ， SIO1
输入/输出
TYPE
#pins
2
描述
串行输入/输出。的标签以使用从读出和写入到控制寄存器
一个串行存取协议。也可用于电源管理。
CMD
输入
CMOS
Note1
1
指令输入。与SIO0和SIO1一起用于从读取标签
并写入到控制寄存器。也可用于电源管理。
SCK
输入
CMOS
Note1
1
串行时钟输入。用于读取和写入到所述控制时钟源
寄存器。
V
DD
V
DDA
V
CMOS
GND
GND
a
DQA8..DQA0
输入/输出
RSL
Note2
18
1
2
22
2
9
电源电压的RDRAM芯和接口逻辑。
电源电压为RDRAM模拟电路。
电源电压CMOS输入/输出引脚。
对RDRAM的核心和接口的参考地。
对RDRAM的模拟电路的参考地。
数据字节A.九个管脚携带的读取或写入的数据的字节
渠道和RDRAM 。
CFM
输入
RSL
Note2
Note1
输入/输出CMOS
1
时钟的主。接口时钟用于从接收的RSL信号
通道。正极性。
CFMN
输入
RSL
Note2
1
时钟的主。接口时钟用于从接收的RSL信号
通道。负极性。
V
REF
CTMN
输入
RSL
Note2
1
1
逻辑阈值参考电压为RSL的信号。
时钟掌握。接口时钟用于传输RSL信号通道。
负极性。
CTM
输入
RSL
Note2
1
时钟掌握。接口时钟用于传输RSL信号通道。
正极性。
ROW2..ROW0
输入
RSL
Note2
3
行访问控制。三个销含有控制和地址信息
行访问。
COL4..COL0
输入
RSL
Note2
5
列访问控制。五个引脚含有控制和地址信息
列的访问。
DQB8..DQB0
输入/输出
RSL
Note2
9
数据字节B.九个管脚携带的读取或写入的数据的字节
渠道和RDRAM 。
每包的总针数
80
注意事项1 。
所有CMOS信号是高真;高电压是逻辑1和低电压是逻辑零。
2.
所有RSL信号是低电平有效;低电压为逻辑1和高电压是逻辑零。
4
数据表
E0039N30 （ 3.0版）
PD488588
框图
RQ7..RQ5或
ROW2..ROW0
3
RCLK
DQB8..DQB0
9
CTM CTMN SCK ， CMD SIO0 ， SIO1
2
2
CFM CFMN
RQ4..RQ0或
COL4..COL0
5
DQA8..DQA0
9
RCLK
1：8多路分离器
TCLK
RCLK
1：8多路分离器
数据包解码
ROWR
ROWA
11
ROP
AV
5
DR
5
BR
9
R
控制寄存器
COLX
6
5
5
数据包解码
COLC
5
5
5
7
COLM
8
8
REFR
电源模式
DEVID
XOP
M
DX
BX
COP
S
DC
BC
C
MB
MA
MATCH
DM
MUX
行译码
PRER
法案
MATCH
XOP解码
PREX
MATCH
写
卜FF器
MUX
MUX
列解码&面膜
SENSE AMP
64x72
DRAM核心
64x72
桑普桑普
0/1
0
PREC
512x128x144
64x72
桑普桑普
0/1
0
RD ， WR
72
DQB内部数据路径
72
BANK 0
银行1
2银行
DQA内部数据路径
72
72
SAMP
1/2
SAMP
1/2
RCLK
9
9
SAMP
13/14
13银行
14银行
15银行
SAMP
13/14
9
9
RCLK
写缓冲器
写缓冲器
1：8多路分离器
1：8多路分离器
SAMP
14/15
9
9
SAMP
14/15
SAMP
15
SAMP
15
SAMP
16
SAMP
16
SAMP
16/17
16银行
17银行
18银行
SAMP
16/17
TCLK
9
9
TCLK
SAMP
17/18
SAMP
17/18
9
8 ： 1多路复用器
SAMP
29/30
29银行
30银行
31银行
SAMP
29/30
桑普桑普
30/31
31
8 ： 1多路复用器
9
桑普桑普
30/31
31
数据表
E0039N30 （ 3.0版）
5
QQ：2880707522 复制
