PCS3P2537A
峰值EMI降低IC
特点
1X的峰值EMI降低IC
输入频率： 18MHz的， 36MHz的
输出频率： 18MHz的， 36MHz的
频偏@ 27MHz的： -0.25 ％
调制速率@ 27MHz的： 30.1KHz
电源电压： 3.3V ± 0.3V
工作电流小于为8mA @ 27MHz的
扩频使能控制
CMOS设计
8L - WDFN （ 8L - TDFN ）封装
PCS3P2537A调制一个单一的PLL的输出
以“传播”合成时钟的带宽，
并且更重要的是，减小的峰值幅度
它的谐波。这个结果在显著降低系统
EMI相比所产生的典型的窄频带信号
由振荡器和大多数频率发生器。降低
EMI通过增加信号的带宽被称为“蔓延
频谱时钟发生器。 “
PCS3P2537A具有18MHz的- 36MHz的频率范围内，
并接受输入时钟无论是从晶体或从
外部参考，并给它提供一个1个锁
扩频时钟输出。它有一个SSON控制
启用和禁用扩展频谱功能。
PCS3P2537A工作于3.3V的电源电压，并
在8 L- WDFN封装。
产品说明
PCS3P2537A是1X扩展频谱频率
调制器
设计
to
减少
电磁
干扰（EMI）的时钟源，使得系统
宽减少EMI的下游时钟和数据
相关的信号。该设备允许显著系统
储蓄通过减少电路板的数目成本
层，铁氧体磁珠和屏蔽等被动
那些传统上需要通过EMI组件
的规定。
应用
PCS3P2537A的目标是实现PC外围设备
和嵌入式系统。
框图
VDD
SSON
CLKIN / XIN
XOUT
水晶
振荡器
PLL
MODOUT
GND
2010 SCILLC 。版权所有。
2010年1月 - 第1版
出版订单号：
PCS3P2537/D
PCS3P2537A
引脚配置（ 8L - WDFN封装）
CLKIN / XIN
1
XOUT
2
PCS3P2537A
SSON
3
NC
4
8
7
6
5
VDD
NC
MODOUT
GND
引脚说明
针＃
1
2
3
4
5
6
7
8
引脚名称
CLKIN / XIN
XOUT
SSON
NC
GND
MODOUT
NC
VDD
TYPE
I
O
I
描述
外部参考时钟输入或晶体连接。该引脚具有双重功能。它可以
被接至一个外部晶体或外部参考时钟。
水晶连接。如果使用外部基准时，该引脚必须悬空。
当SSON为高电平时，扩频启用和LOW时，它将关闭
扩频。
无连接。
P
O
接地连接。
扩频时钟输出。
无连接。
P
电源为整个芯片。
修订版1 |第7 2 | www.onsemi.com
PCS3P2537A
绝对最大额定值
符号
VDD ，V
IN
T
英镑
T
s
T
J
T
DV
储存温度
马克斯。焊接温度（ 10秒）
结温
静电放电电压（按照JEDEC STD22- A114 -B ）
参数
等级
-0.5到+4.6
-65到+125
260
150
2
单位
V
°
C
°
C
°
C
KV
电压的任何引脚对地
注：上述参数仅是不是暗示了使用功能。暴露在绝对最大额定值为长时间可能会影响
器件的可靠性。
工作条件
参数
VDD
T
A
C
L
C
IN
电源电压
工作温度（环境温度）
负载电容
输入电容
描述
民
3.0
0
最大
3.6
70
15
7
单位
V
°
C
pF
pF
直流电气特性的3.3V电源
符号
参数
V
IL
V
IH
I
IL
I
IH
V
OL
V
OH
I
DD
I
CC
VDD
t
ON
Z
OUT
输入低电压
输入高电压
输入低电平电流
输入高电流
输出低电压（ VDD = 3.3V ，我
OL
= 8毫安）
输出高电压（ VDD = 3.3V ，我
OH
= 8毫安）
静态电源电流
工作电压
上电时间（在加电后第一个锁定周期）
输出阻抗
1
民
VSS-0.3
2.0
典型值
最大
0.8
VDD+0.3
-35
35
0.4
单位
V
V
A
A
V
V
mA
mA
V
mS
2.5
2.5
5
3
3.3
36
8
3.6
5
动态电源电流（ 3.3V ， 27MHz的无负载）
注：1， CLKIN为低电平。
修订版1 |第7 3 | www.onsemi.com
PCS3P2537A
AC电气特性为3.3V供应
符号
CLKIN
MODOUT
f
d
MR
t
LH
t
HL
1
1
参数
输入频率
输出频率
频率偏差@ 27MHz的
调制速率@ 27MHz的
输出上升时间（测量为20％至80％）
输出的下降时间（80 ％测定为20％）
周期到周期抖动在27MHz
输出占空比
民
18
18
-0.2
30
典型值
27
27
-0.25
最大
36
36
-0.3
33
2
1.5
单位
兆赫
兆赫
%
千赫
nS
nS
pS
%
t
JC
t
D
±200
45
50
±300
55
注： 1中。T
LH
和T
HL
被测量成为15pF的电容性负载。
修订版1 |第7 4 | www.onsemi.com
PCS3P2537A
典型应用原理图
VDD
CLKIN / XIN
VDD
0
3
1
2
CLKIN / XIN
XOUT
SSON
NC
VDD
8
NC
7
MODOUT
6
GND
5
0.01uF
0
4
注：请参考引脚说明表功能的详细信息。
PCB布局建议
为确保最佳的设备性能，下列准则
被推荐的。
专用VDD和GND平面。
该设备必须从系统的电源隔离
电源噪声。一个0.01μF去耦电容应
安装在电路板的元件侧
接近VDD引脚放置。无孔应
去耦电容和VDD引脚之间使用。
PCB走线连接到VDD引脚，并通过应地
保持尽可能的短。所有的VDD引脚应
有去耦电容。
在一个最佳布局的所有组件都在
电路板的同一侧，尽量减少过孔通过
其他信号层。
一种典型的布局示于图中
短
地
CLKIN
XOUT
SSON
NC
VDD
NC
MODOUT
GND
GND
修订版1 |第7 5 | www.onsemi.com
QQ：2880707522 复制
