www.ti.com
PCM1772
PCM1773
SLES010D - 2001年9月 - 修订2004年5月
终端功能
PCM1772PW
终奌站
名字
AGND1
AGND2
艾因
BCK
数据
LRCK
号
5
6
10
3
2
1
I / O
—
—
I
I / O
I
I / O
模拟地。这是一个返回给VCC1 。
模拟地。这是一个回报VCC2 。
单声道模拟信号输入调音台。该信号可以与L-的输出和R信道的DAC进行混合。
串行位时钟。时钟的音频数据输入,数据的各个位。在从接口模式,该时钟输入
从外部装置。在主接口模式中, PCM1772设备产生的BCK输出到外部设备。
串行音频数据输入
左,右时钟。确定哪个频道正在输入的音频数据输入,数据。 LRCK的频率
必须是相同的音频采样率。在从接口模式中,该时钟是从外部设备输入。
在主接口模式中, PCM1772设备产生LRCK输出到外部设备。
模式控制端口串行位时钟输入。钟表的控制数据的输入, MD的各个位。
模式控制端口串行数据输入。控制PCM1772装置上的操作模式。
模式控制端口选择。控制端口处于激活状态时,此端为低电平。
复位输入。当低, PCM1772器件掉电,所有模式控制寄存器被重置为默认
设置。
系统时钟输入
电源为除线路输出放大器的所有模拟电路。
模拟电源的线路输出放大器电路。的电压电平必须是相同VCC1 。
去耦电容连接。外接10μF的电容,该终端连接到模拟地是
所需的噪声滤除。该终端的电压电平为0.5 VCC2名义。
的线路输出放大器的左声道模拟信号输出
的线路输出放大器的右声道模拟信号输出
说明
MC
MD
MS
PD
SCKI
VCC1
VCC2
VCOM
VOUTL
VOUTR
14
13
15
4
16
12
11
7
9
8
I
I
I
I
I
—
—
—
O
O
PCM1772RGA
终奌站
名字
AGND1
AGND2
艾因
BCK
号
4
5
10
2
I / O
—
—
I
I / O
模拟地。这是一个返回给VCC1 。
模拟地。这是一个回报VCC2 。
单声道模拟信号输入调音台。该信号可以与L-的输出和R信道的DAC进行混合。
串行位时钟。时钟的音频数据输入,数据的各个位。在从接口模式,该时钟输入
从外部装置。在主界面模式下, PCM1772器件产生BCK输出到外部
装置。
串行音频数据输入
左,右时钟。确定哪个频道正在输入的音频数据输入,数据。 LRCK的频率
必须是相同的音频采样率。在从接口模式中,该时钟是从外部设备输入。
在主接口模式中, PCM1772设备产生LRCK输出到外部设备。
模式控制端口串行位时钟输入。钟表的控制数据的输入, MD的各个位。
模式控制端口串行数据输入。控制PCM1772装置上的操作模式。
模式控制端口选择。控制端口处于激活状态时,此端为低电平。
无连接
复位输入。当低, PCM1772器件掉电,所有模式控制寄存器被重置为默认
设置。
系统时钟输入
电源除外线路输出放大器的所有模拟电路。
模拟电源的线路输出放大器电路。的电压电平必须是相同VCC1 。
去耦电容连接。外接10μF的电容,该终端连接到模拟地是
所需的噪声滤除。该终端的电压电平为0.5 VCC2名义。
右声道模拟信号输出线路输出放大器。
L型通道模拟信号输出线路输出放大器。
5
说明
数据
LRCK
1
20
I
I / O
MC
MD
MS
NC
PD
SCKI
VCC1
VCC2
VCOM
VOUTR
VOUTL
14
13
15
8, 17,
18, 19
3
16
12
11
6
7
9
I
I
I
—
I
I
—
—
—
O
O