飞利浦半导体
产品数据
70 - 190 MHz的我
2
差1时10时钟驱动器
PCK2057
特点
在DDR优化时钟分配（双倍数据速率）
SDRAM应用支持DDR 200/266/300/333
引脚配置
GND 1
Y
0
2
Y
0
3
V
DDQ
4
Y
1
5
Y
1
6
7 GND
GND 8
Y
2
9
Y
2
10
V
DDQ
11
SCL 12
CLK 13
CLK 14
V
DD
I
2
C 15
AV
DD
16
AGND 17
GND 18
Y
3
19
Y
3
20
V
DDQ
21
48 GND
47 Y
5
46 Y
5
45 V
DDQ
44 Y
6
43 Y
6
42 GND
41 GND
40 Y
7
39 Y
7
38 V
DDQ
37 SDA
36 FBIN
35 FBIN
34 V
DDQ
33 FBOUT
32 FBOUT
31 GND
30 Y
8
29 Y
8
28 V
DDQ
27 Y
9
26 Y
9
25 GND
与PCK2002P或使用时提供了充分的DDR解决方案
PCK2002PL和PCK2022RA
1至10差分时钟分配
非常低的抖动（ < 100 PS）
操作从2.2 V至2.7 V AV
DD
和2.3 V至2.7 V V
DD
SSTL_2接口时钟输入和输出
HCSL到SSTL_2输入转换
测试模式使缓冲区，同时禁止PLL
宽容扩频输入时钟的
3.3 V I
2
C ++支持3.3 V V
DD
I
2
C
2.5 V I
2
C ++支持2.5 V V
DD
I
2
C
外形，装配和功能与CDCV850兼容
描述
该PCK2057是一款高性能，低偏移，低抖动零延迟
缓冲区分配一个差分时钟输入对（ CLK ， CLK ）为10
差分对时钟输出和一个差分对
反馈时钟输出。时钟输出由控制
时钟输入（ CLK ， CLK ） ，反馈时钟（ FBIN ， FBIN ）时，
2线串行接口（ SDA，SCL ） ，以及模拟电源输入
（ AV
DD
） 。两线串行接口（I
2
C）可以把个人
输出时钟对处于高阻抗状态。当AV
DD
被捆绑
GND ， PLL被关闭，旁路用于测试目的。
该设备提供了一个标准模式（ 100千比特）I
2
C接口的
设备控制。具体的实现是一个从/接收器。串行
输入端（ SDA，SCL ）提供集成的上拉电阻（典型地
100 k).
两个8位， 2线串行寄存器提供单独的使能控制
每对输出。在上电时，以使所有输出默认值。每
输出对可以放置在高阻抗模式中，当一个
低电平的控制位被写入到控制寄存器。寄存器
必须按顺序（的即随机存取来访问
不支持寄存器）。在我
2
C接口电路能够供给
无论是与2.5 V或3.3 V（V
DD
I
2
C).
由于PCK2057是基于锁相环电路，它需要一个
稳定时间达到了PLL的锁相。这种稳定
时间要求下电。
Y
4
22
Y
4
23
GND 24
SW00506
引脚说明
引脚
1, 7, 8, 18, 24, 25, 31,
41, 42, 48
2, 3, 5, 6, 9, 10, 19, 20,
22, 23, 26, 27, 29, 30,
32, 33, 39, 40, 43, 44,
46, 47
4, 11, 21, 28, 34, 38,
45
13, 14, 35, 36
符号
GND
描述
地
缓冲输出
输入时钟的副本
CLK
2.5 V电源
差分时钟
输入和反馈
差分时钟
输入
模拟电源
模拟地
串行数据
串行时钟
I
2
交流电源
Y
n
, Y
n
,
FBOUT ， FBOUT
V
DDQ
CLK ， CLK ，
FBIN ， FBIN
16
17
37
12
15
AV
DD
AGND
SDA
SCL
V
DD
I
2
C
订购信息
套餐
48引脚塑料TSSOP
温度范围
0至+70
°C
订货编号
PCK2057DGG
图号
SOT362-1
2001年6月12日
2
853–2253 26485
飞利浦半导体
产品数据
70 - 190 MHz的我
2
差1时10时钟驱动器
PCK2057
功能表
输入
AV
DD
GND
GND
2.5 V （标称值）。
2.5 V （标称值）。
CLK
L
H
L
H
CLK
H
L
H
L
Y
L
H
L
H
Y
H
L
H
L
输出
1
FBOUT
L
H
L
H
FBOUT
H
L
H
L
旁路/关
旁路/关
ON
ON
锁相环的开/关
注意事项：
H =高电压等级
L =低电压等级
1.每个输出对（除了FBOUT和FBOUT ）可通过2线串行接口被置于高阻抗状态。
框图
SDA
控制
逻辑
SCL
Y
0
Y
0
Y
1
Y
1
Y
2
Y
2
Y
3
Y
3
Y
4
Y
4
PLL
FBIN
FBIN
AV
DD
Y
5
Y
5
Y
6
Y
6
Y
7
Y
7
Y
8
Y
8
Y
9
Y
9
FBOUT
FBOUT
CLK
CLK
SW00507
2001年6月12日
3
飞利浦半导体
产品数据
70 - 190 MHz的我
2
差1时10时钟驱动器
PCK2057
I
2
C类地址
1
1
0
1
0
0
1
读/写
su01394
I
2
注意事项
I
2
C已被选择为串行总线接口控制PCK2057 。我
2
C的选择支持JEDEC建议， JC- 42.5 168引脚
无缓冲SDRAM DIMM 。所有的供应商都必须确定与I的制造相关的法律问题
2
C器件。
1）地址分配：在本说明书中的时钟驱动器采用如下所示的单一的， 7位地址。如果只有所有的设备都可以使用的地址
一个主时钟驱动器被用在设计。该地址可以被重新用于CKBF设备，如果没有其他冲突的予
2
C频率的驱动器中使用
该系统。
下面的地址是在96年9月4日证实了飞利浦。
A6
A5
A4
A3
A2
A1
A0
读/写
1
1
0
1
0
0
1
0
2
C控制器的数据方向位。 “零”表示发送（写）的时钟器件。 A' 1 '
注意：
在R / W位用于由I
指示用于数据（READ）从所述时钟驱动器的请求。由于时钟缓冲器的定义仅允许控制器在写数据;该
地址R / W位将始终被看作是“零” 。该位的最优地址译码留下给供应商。
2 ）数据传输速率： 100千位/秒（标准模式）所需的基本功能。快速模式（400千位/秒）的功能是可选的。
3 ）逻辑电平：我
2
逻辑电平是基于V的百分比
DD
对总线上的控制器和其他设备。假设所有设备都
根据一个3.3伏电源。
4）数据字节格式：字节格式是8比特如下面的附录中描述。
5 ）数据协议：为了简化时钟I
2
C接口，时钟驱动器串行协议中指定使用的控制器仅块写操作。
该字节必须按顺序访问，从最低到最高字节与停止能力后的任何完整的字节已
传输。索引的字节是不允许的。然而，SMBus接口控制器具有比通用I的更具体的格式
2
C协议。
时钟驱动器必须满足此协议比前面提到的我更加严格
2
C协议。从该观点出发，处理的描述
控制器。该控制器“写道：”在时钟驱动器。
1位
开始位
7位
从机地址
1
读/写
1
确认
8位
DUMMY
1
确认
DUMMY
1位
确认
8位
数据字节1
1
确认
8位
数据字节2
1
确认
1
停止
SW00911
注意：
确认位由从站/接收器（时钟驱动器）返回。
6 ）电气特性：所有的电气特性必须满足我的第15条中的标准模式规范
2
C
特定连接的阳离子。
一）上拉电阻：任何内部电阻上拉的SDATA和SCLOCK输入必须在单独的数据表中注明。利用
对低于100 kΩ的这些引脚内部上拉电阻被劝阻。假设电路板设计人员将使用一个外部上拉电阻
每一行，并且这些值在5-6千欧的范围。假设一个我
2
每个DIMM I2C器件（串行存在检测） ，一个我
2
C控制器， 1
时钟驱动器，加上一个/两个我
2
对于容性负载的目的在平台上C器件。
（二）输入干扰过滤器：只有快速模式I
2
C器件需要输入干扰滤波器来抑制噪声的公交车。时钟驱动器被指定为标准
模式设备中，并且不需要支持此功能。
对于具体的我
2
C相关信息，请咨询飞利浦的我
2
外设数据手册IC12 （ 1997） 。
2001年6月12日
4
飞利浦半导体
产品数据
70 - 190 MHz的我
2
差1时10时钟驱动器
PCK2057
串行配置地图
串行位将通过按照以下顺序的时钟缓冲器中读出：
字节0 - 位7 ， 6,5 ，4， 3，2， 1，0
字节1 - 位7 ， 6,5 ，4， 3，2， 1，0
所有未使用的寄存器位（预留和“ - ” ）应该被设计成“不关心” 。据预计，该控制器将强制所有这些比特到
“0 ”电平。
标记所有寄存器位“初始化为0”必须在初始化时写入到零。如果不这样做，可能会导致比正常工作高
电流。
字节0 ：有效/无效寄存器
1 =启用; 0 =禁用
位
7
6
5
4
3
2
1
0
针＃
2, 3
5, 6
9, 10
19, 20
22, 23
47, 46
44, 43
40, 39
名字
CLK0 ， CLK0
CLK1 ， CLK1
CLK2 ， CLK2
CLK3 ， CLK3
CLK4 ， CLK4
CLK5 ， CLK5
CLK6 ， CLK6
CLK7 ， CLK7
初始值
1
1
1
1
1
1
1
1
描述
启用/禁用输出
启用/禁用输出
启用/禁用输出
启用/禁用输出
启用/禁用输出
启用/禁用输出
启用/禁用输出
启用/禁用输出
注意：
1.非活动是指输出禁止进行切换。这些输出被设计为在电源接通进行配置，并且不预期为
在操作的正常模式中进行配置。
字节1 ：有效/无效寄存器
1 =启用; 0 =禁用
位
7
6
5
4
3
2
1
0
针＃
30, 29
27, 26
—
—
—
—
—
—
名字
CLK8 ， CLK8
CLK9 ， CLK9
—
—
—
—
—
—
初始值
1
1
0
0
0
0
0
0
描述
启用/禁用输出
启用/禁用输出
版权所有
版权所有
版权所有
版权所有
掉电模式禁用/启用
HCSL启用/禁用
注意：
1.非活动是指输出禁止进行切换。这些输出被设计为在电源接通进行配置，并且不预期为
在操作的正常模式中进行配置。
2001年6月12日
5
QQ：2880707522 复制
