【集成电路PCK2010RACK98R （ 100 / 133MHz的） RCC蔓延频谱系统时钟发生器】,IC型号PCK2010RADL,PCK2010RADL PDF资料,PCK2010RADL经销商,ic,电子元器件-51电子网

集成电路

PCK2010RA

CK98R （ 100 / 133MHz的） RCC蔓延

频谱系统时钟发生器

产品speci fi cation

取代2000年的数据12月1日

ICL03 - 电脑主板芯片;逻辑产品事业群

2001年4月2日

飞利浦

半导体

飞利浦半导体

产品speci fi cation

CK98R （ 100 / 133MHz的） RCC扩频

系统时钟发生器

PCK2010RA

特点

混合2.5 V和3.3 V操作

4个CPU时钟，在2.5 V

八个PCI时钟的3.3 V ， 1自由运行

（同步与CPU时钟）

最后，当PWRDWN输入引脚有效时，内部

参考振荡器和PLL被关闭，所有输出

驱动为低电平。

引脚配置

REF0

REF1

XTAL_IN

XTAL_OUT

25V

APIC2

APIC1

APIC0

25V

CPUDIV2_1

CPUDIV2_0

25V

CPUCLK3

CPUCLK2

25V

CPUCLK1

CPUCLK0

PCIStop

CPUSTOP

PWRDWN

传播

SEL1

SEL0

48MHz_USB

四个3.3 V固定时钟@ 66兆赫

两个2.5 V CPUDIV2时钟@

CPU时钟频率

三个2.5 V IOAPIC时钟@ 16.67 MHz的

一个3.3 V 48 MHz的USB时钟

两个3.3 V基准时钟@ 14.318兆赫

参考14.31818 MHz的晶振输入

133 MHz或100 MHz工作频率， 133.01 MHz的133模式

电源管理控制输入引脚

CPU时钟抖动

≤

250 ps的循环周期

CPU时钟偏移

≤

175 ps的引脚对引脚

0.0纳秒 - 1.5 ns的CPU - 3V66延迟

1.5纳秒 - 3.5 ns的3V66 -PCI延迟

1.5纳秒 - 4.0 ns的CPU - IOAPIC延迟

1.5纳秒 - 4.0 ns的CPU ， PCI延迟

可提供56引脚SSOP封装

±0.6%

通过选择引脚中心扩频功能

通过选择引脚-0.6 ％向下扩频功能

描述

该PCK2010RA是一个时钟发生器（频率合成器）芯片

为奔腾II和其他类似的处理器。

该PCK2010RA有四个CPU的时钟输出的2.5 V ，双

在运行CPUDIV2时钟输出

CPU时钟频率

（66 MHz或50 MHz的视SEL133 / 100的状态）和四

3V66时钟为66MHz运行。有八个PCI时钟输出

以33 MHz运行。一个PCI时钟输出端是自由运行。

此外，该部分具有在三个2.5伏IOAPIC时钟输出

16.67兆赫和14.318兆赫2 3.3 V参考时钟输出。所有

时钟输出符合Intel的驱动力，上升/下降时间，抖动，

准确性和歪斜的要求。

该器件拥有专用掉电， CPUSTOP和

PCISTOP输入引脚的电源管理控制。这些输入

片上同步，确保无干扰的输出转换。

当CPUSTOP输入有效时， CPU的时钟输出，

3V66时钟输出为低电平。当PCISTOP输入

断言， PCI时钟输出被拉低。

PCICLK_F

PCICLK1

3V 10

PCICLK2 11

PCICLK3 12

PCICLK4 14

PCICLK5 15

3V 16

PCICLK6 17

PCICLK7 18

3V66_0 21

3V66_1 22

3V 23

3V66_2 25

3V66_3 26

3V 27

SEL133 / 100 28

SW00892

订购信息

套餐

56引脚塑封SSOP

温度范围

0至+70

°C

订货编号

PCK2010RADL

图号

SOT371-1

Intel和Pentium是Intel Corporation的注册商标。

2001年4月2日

853–2232 25964

飞利浦半导体

产品speci fi cation

CK98R （ 100 / 133MHz的） RCC扩频

系统时钟发生器

PCK2010RA

引脚说明

引脚数

2,3

9, 11, 12, 14, 15, 17, 18

21, 22, 25, 26

32, 33

41, 42, 45, 46

49, 50

53, 54, 55

4, 10, 16, 23, 27, 31, 39

1, 7, 13, 19, 20, 24, 29,

38, 40, 44, 48, 52

43, 47, 51, 56

符号

文献[ 0-1 ]

XTAL_IN

XTAL_OUT

PCICLK_F

PCICLK [ 1-7 ]

3V66 [0–3]

SEL133/100

48 MHz的USB

SEL [ 0-1 ]

传播

PWRDWN

CPUSTOP

PCIStop

CPUCLK [ 0-3 ]

CPUDIV_2 [ 0-1 ]

IOAPIC [ 0-2]

DD3V

DD25V

3.3 V 14.318 MHz的时钟输出

14.318 MHz的晶振输入

14.318 MHz的晶振输出

3.3 V自由运行PCI时钟

3.3 V PCI时钟输出

3.3 V固定的66 MHz的时钟输出

选择输入引脚使能133 MHz或100 MHz的CPU输出。

H = 133 MHz时， L = 100兆赫

3.3 V固定的48 MHz时钟输出

逻辑选择引脚。 TTL电平。

3.3 V LVTTL输入。使扩频模式时保持低电平。

3.3 V LVTTL输入。器件进入省电模式时，保持为低。

3.3 V LVTTL输入。停止所有的CPU时钟时保持低电平3V66时钟。

CPUDIV_2输出保持在所有的时间。

3.3 V LVTTL输入。停止所有PCI时钟，除了PCICLK_F时保持低电平。

2.5 V CPU输出。 133 MHz或100MHz的取决于输入引脚SEL133 / 100的状态。

2.5 V输出1/2 CPU时钟频率运行。 66 MHz或50 MHz的视

输入引脚SEL133 / 100的状态。

2.5 V输出时钟运行的同步分频的CPU时钟频率。

固定的16.67 MHz的限制。

3.3 V电源。

地

2.5 V电源

功能

注意：

1. V

DD3V

, V

DD25V

和V

在上表反映了一个可能的内部电源线和地线的分区，以减少内部噪音的影响

该装置的性能。在现实中，该平台将与V配置

DD25V

引脚连接到2.5 V电源供电，所有剩余的V

引脚

绑在一个共同的3.3 V电源和所有V

针是常见的。

2.引脚39应该有一个π或等效滤波器，以减少对设备的模拟部分中的干扰的效果。

2001年4月2日

飞利浦半导体

产品speci fi cation

CK98R （ 100 / 133MHz的） RCC扩频

系统时钟发生器

PCK2010RA

框图

逻辑

PWRDWN

逻辑

XTAL_IN X

14.318

兆赫

OSC

USBPLL

X文献[ 0-1] （ 14.318兆赫）

XTAL_OUT X

PWRDWN

逻辑

X 48 MHz的USB

SPREAD X

SYSPLL

停止

逻辑

X CPUCLK [ 0-3 ]

SEL133/100

SEL0

SEL1

解码

逻辑

停止

逻辑

X 3V66 [ 0-3] （ 66MHz的）

PWRDWN

逻辑

X CPUDIV2 [ 0-1 ]

PWRDWN

逻辑

X PCICLK_F （ 33MHz的）

停止

逻辑

PCISTOP X

CPUSTOP X

PWRDWN X

PWRDWN

逻辑

X PCICLK [ 1-7] （ 33兆赫）

X APIC [ 0-2] （ 16.67兆赫）

SW00505

2001年4月2日

飞利浦半导体

产品speci fi cation

CK98R （ 100 / 133MHz的） RCC扩频

系统时钟发生器

PCK2010RA

功能表

SEL

133/100

SEL1

SEL0

中央处理器

高阻

100兆赫

TCLK/2

133兆赫

CPUDIV2

高阻

50兆赫

TCLK/4

66兆赫

3V66

高阻

66兆赫

TCLK/4

66兆赫

PCI

高阻

33兆赫

TCLK/8

33兆赫

48兆赫

高阻

48兆赫

高阻

48兆赫

TCLK/2

48兆赫

高阻

48兆赫

REF

高阻

14.318兆赫

TCLK

14.318兆赫

IOAPIC

高阻

16.67 MHz的

TCLK/16

16.67 MHz的

笔记

4, 7, 8

5, 6

4, 7, 8

注意事项：

1.所需的“床上的钉子”板级测试。

2.飞利浦中心的传播模式。

3. 48 MHz的PLL禁用，以减少元件抖动。 48 MHz的输出将举行高阻，而不是驱动为低电平状态。

4. “正常”的运作模式。

5. TCLK是一个测试时钟测试模式在驱动上XTALIN输入。 TCLK模式是基于133 MHz的CPU选择逻辑。

6.所需的直流输出阻抗验证。

48兆赫7.频率精度必须是167 PPM ，以配合USB默认值。

8.丰富的参考频率是允许的最小值= 14.316兆赫，标称= 14.31818 MHz时， MAX = 14.32兆赫。

时钟输出

USBCLK

目标频率（MHZ ）

48.0

实际频率（MHz ）

48.008

PPM

167

时钟使能配置

CPUSTOP

PWRDWN

PCIStop

CPUCLK

低

CPUDIV2

低

APIC

低

3V66

低

PCI

低

PCI_F

低

REF / 48 MHz的

低

OSC

关闭

压控振荡器

关闭

注意事项：

1.低意味着保持静态低至每延迟如下要求输出

2，灯亮表示处于活动状态。

3. PWRDWN拉低，影响所有的输出，包括REF和48 MHz的输出。

4.所有3V66时钟和CPU时钟应停止清洁时CPUSTOP被拉低。

5. CPUDIV2 ， IOAPIC （REF） 48兆赫的信号不是由CPUSTOP功能控制，并且被使能所有在所有条件下时除外

PWRDWN为低。

电源管理要求

信号

CPUSTOP

PCIStop

PWRDWN

信号状态

0（禁用）

1 （启用）

0（禁用）

1 （启用）

1（正常操作）

0 （断电）

潜伏期

NO 。自由运行PCICLK的上升沿

3毫秒

2最大

注意事项：

1.时钟ON / OFF的等待时间被定义为自由运行PCICLKs上升沿的数量之间的时钟截止变为高/低到

第一个有效时钟散发出来的设备。

2.启动等待时间，当PWRDWN变为无效（高）当第一个有效时钟从设备驱动。

2001年4月2日